公开(公告)号：KR1019990052554A

公开(公告)日：1999-07-15

申请号：KR1019970072047

申请日：1997-12-22

Applicant: 한국전자통신연구원

Inventor： 김상범 ,  최장식 ,  김기현 ,  황승구 ,  천대녕 ,  민병기

IPC: H04L5/00

Abstract: 본 발명은 다수의 입출력(I/O) 디바이스가 직접 메모리 엑세스(DMA) 채널에 연결되어 한 순간에 한 디바이스 만이 서비스를 받을 수 있는 구조에서 2채널 선택회로를 기본 모듈로 사용하여 네트워크 형태로 연결함으로써, 연결된 모든 채널이 서로 공정하고 신속하게 서비스 받을 수 있는 직접 메모리 엑세스 채널 우선권 선택 회로에 관한 것이다.
본 발명은 2채널 선택회로를 기본 모듈로 사용하여 네트워크 형태로 연결하므로 채널 확장이 용이하며, 구조가 모듈화 되어 회로가 간단하다. 셔플 방식의 순환 우선 알고리즘을 사용함으로써, 라운드 로빈 방식 보다 더욱 공정한 분배가 가능한 장점을 갖고 있다. 특히 우선 순위를 결정하는데 있어서, N개의 채널에 대하여 2*logN의 지연 패스를 갖고 있으므로, 채널 수에 비례하는 다른 구조에 비하여 채널의 수가 늘어 날수록 고속 동작에서 유리한 구조이다.

公开(公告)号：KR1019990043773A

公开(公告)日：1999-06-15

申请号：KR1019970064815

申请日：1997-11-29

Applicant: 한국전자통신연구원

Inventor： 김상범 ,  최장식 ,  박치항 ,  천대녕 ,  김기현 ,  황승구

IPC: G06F13/00

Abstract: 본 발명은 직접 메모리 액세스(DMA;Direct Memory Access) 제어기에 관한 것으로, 특히, 디지털 컴퓨터 분야에서 고속의 디지털 신호처리기의 SDRAM(Synchrono -us Dynamic RAM)과 같은 버스트 전송기능을 갖는 고속 외부 메모리와 내부 모듈간의 직접 메모리 액세스 제어기에 관한 것이다.
영상 압축/복원을 위해 SDRAM과 같은 고속의 외부 메모리와 여러 개의 프로세싱 모듈을 사용하여 병렬 처리하는 구조를 갖는 멀티미디어 프로세서에서, 다양한 직접 메모리 액세스(Direct Memory Access) 제어기와 다수의 프로세싱 모듈사이에 다양한 형태의 직접 메모리 액세스 채널을 제공할 필요성이 있다.
본 발명은 직접 메모리 액세스 버스 브릿지를 사용하는 직접 메모리 액세스 전송 방법 및 구조에 관한 것으로, 확장성이 용이하며 임시 저장 장치가 필요 없으면서 일반 CPU와 같은 인터페이스로 입/출력 디바이스을 연결할 수 있도록 하며, 고속의 데이터를 연속적으로 전송할 수 있도록 하는 직접 메모리 액세스 제어기를 제공한다.

公开(公告)号：KR1019990039421A

公开(公告)日：1999-06-05

申请号：KR1019970059519

申请日：1997-11-12

Applicant: 한국전자통신연구원

Inventor： 김상범 ,  최장식 ,  천대녕 ,  김기현 ,  민병기

IPC: G06F9/32

Abstract: 본 발명은 비디오 코덱 내부 모듈에서 발생되는 다중 이벤트들을 처리하기 위한 스케쥴링 기능을 실시간에 처리하는 회로와 그 처리 방법에 관한 것으로, 특히 동시 다발적으로 발생하는 이벤트들을 별도의 소프트웨어 스케쥴러의 도움없이 하드웨어에 의해 직접 제어하며, 또한 이벤트가 발생되지 않을 때에는 시켄서가 다음 이벤트가 발생할 때까지 정지 상태로 있도록 함으로서 저전력 시켄서의 구현이 가능하도록 한 이벤트 스케쥴링을 위한 저전력 시켄서 장치 및 이벤트 처리 방법을 제공한다.

公开(公告)号：KR1019980050569A

公开(公告)日：1998-09-15

申请号：KR1019960069400

申请日：1996-12-21

Applicant: 한국전자통신연구원

Inventor： 김상범 ,  천대녕 ,  최장식 ,  김기현 ,  민병기

IPC: G06F7/00

Abstract: 본 발명은 워드-직렬/비트-병렬 형태로 입력되는 데이타에 대하여 연산을 행하기 위하여 워드-병렬/비트-직렬 형태로의 변환이 필요하고, 연산을 완료한 후에는 다시 워드-병렬/비트-직렬 형태의 데이타를 워드-직렬/비트-병렬의 형태로 변환하는 과정이 필요한, 분산 산술 방법을 사용하는 이산 여현 변환(DCT)과 같은 직렬연산을 이용하는 행렬 알고리즘이 사용된 연산기를 위한 직/병렬 변환 회로에 관한 것으로, 특히 본 발명은 기존의 2 중 버퍼를 사용하는 직/병렬 변환 회로에 비하여 규칙적이고, 간단한 구조의 NxN 어레이 형태로 구성한 플립플롭을 좌우, 상하 방향으로 연결하고, 좌우, 또는 상하 방향으로 데이타를 이동 시길 수 있는 방향 제어신호를 사용하여 변환 기능을 수행하고, 연속적인 데이타를 입출력 시킬 수 있는 직/병렬 변환 회로에 관� �� 개시된다.

公开(公告)号：KR1019980047254A

公开(公告)日：1998-09-15

申请号：KR1019960065730

申请日：1996-12-14

Applicant: 한국전자통신연구원

Inventor： 천대녕 ,  김상범 ,  최장식 ,  김기현 ,  민병기

IPC: G06F9/34

Abstract: 본 발명은 비디오 코덱 내부 모듈에서 발생되는 이벤트를 제어하기 위한 파이퍼라인 형식의 마이크로 제어기와 그 동작에 관한 것으로, 특히 동시 다발적으로 발생되는 이벤트들을 인스트럭션 수준에서 실시간 처리하기 위한 마이크로 제어기에 의한 이벤트 신호 제어 회로에 관한 것이다.
이러한 이벤트 제어 기능을 별도의 인스트럭션으로 정의하여 프로그램 수준에서 모든 이벤트를 마이크로 제어기를 통해 제어 함으로서, 이벤트 처리 순서, 이벤트 별 응답 신호 조정 및 이벤트 처리 프로그램을 단순화 시키는 장점을 갖는다.

公开(公告)号：KR1019960025002A

公开(公告)日：1996-07-20

申请号：KR1019940034151

申请日：1994-12-14

Applicant: 한국전자통신연구원

Inventor： 김기현 ,  김상범 ,  최장식 ,  천대녕 ,  민병기

IPC: G06F13/00 ,  G06F9/38 ,  G06F17/16

Abstract: 본 발명은 움직임 보상을 행하는 알고리즘들 중에서 완전탐색 블럭정합 알고리즘(FBMA : Full-search Block MatchingAlgorithm)을 고속 파이프라인(Pipeline) 병렬구조로 구현 가능하도록 하기 위한 완전탐색 블럭정합 알고리즘을 이용한움직임 예측기(Motion Estimator)에 관한 것으로, 기준블럭과 후보블럭 사이의 차의 절대값을 계산하는 부분과 차의 절대값을 누적하는 합연산 부분으로 크게 구성되며 각 구분을 각각 하나의 파이프 상태 연결되는데 후보 블럭데이타 경로를두가지로 변경시켜 매 동기 클럭에 맞추어 두 개의 후보 블럭데이타에 대하여 번갈아 가며 반복적으로 연산 출력을 수행시킬 수 있도록 병렬성을 추가시킨 벡터처리기가 5개 병렬로 연결 구성되는 것을 특징으로 하는 완전탐색 블럭정합 알고리즘을 이용한 움직임 예측기를 구성하는 벡터처리기를 제공하면 움직임 예측기를 구성하는 PE PIPE의 효율을 100% 사용가능한 것 외에 PE의 외부에서 보면 데이타와 제어신호들의 구별이 없다는 것이다. 모든 데이타는 데이타 레지스터를 통하여 PE 사이에 파이프라인 상태로 전달되며, 모든 제어신호들도 6비트의 제어 레지스터를 통하여 PE 사이에 파이프라인상태로 전달된다. 즉 PE PIPE의 외부에서 보면 제어신호들도 데이타와 전혀 구별됨 없이 파이프라인 데이타로 취급된다.이러한 구조는 PE PIPE에서 데이타 버스와 제어신호 버스를 불필요하게 하여 본 발명의 PE PIPE의 안정된 동작과 고속동작에 기여하게 되는 효과가 있다.

公开(公告)号：KR1019950020255A

公开(公告)日：1995-07-24

申请号：KR1019930029617

申请日：1993-12-24

Applicant: 한국전자통신연구원

Inventor： 전미선 ,  진청희 ,  박세영 ,  최동시 ,  송경준 ,  천대녕

IPC: G06F17/30

Abstract: 본 발명은 PC급의 컴퓨터 내에 저장되어 있는 대용량의 사진 데이타를 사용자가 자연어 질의를 컴퓨터에 입력하여 원하는 사진, 또는 그것과 관련자료를 검색할 수 있게 하는 시스템에 관한 것이다. 사용자가 선택하는 분류별로 검색을 실시한 후 사진데이타의 식별자를 추출하는 아이콘 검색부(21)와, 키보드(10)를 통해 사용자가 입력한 한글 및 영문으로 구성된 질의어를 대화 상자에서 메인메모리(40)로 위치를 옮기는 자연어 질의 입력부(22)와, 자연어 질의 입력부(22)에 의해 메인메모리(40)로 전달된 질의어를 처리하기 위하여 사전들을 이용하여 명사만을 추출하는 조사 분리부(23)와, 색인어의 인덱스 및 빈도수를 각각 구하는 색인어 검색부(24) 및 빈도수계산부(25)와, 빈도수계산부(25)의 기능수행결과물인 카드들을 바탕으로 관련 사진 데이타를 사진 데이타 베이스로 부터 추출하는 사진데이타 출력부(26)와, 사진데이타 출력부(26)로 부터 추출된 사진데이타를 고해상도 화면(50)에 출력하는 화면출력부(27)를 포함하는 것이 특징이다.

公开(公告)号：KR1019910002630B1

公开(公告)日：1991-04-27

申请号：KR1019880008738

申请日：1988-07-14

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 최양희 ,  이영희 ,  백영식 ,  천대녕

IPC: H04M7/00

Abstract: The system forms a network between the level 3 unit and the level 2 unit to increase the handling capacity of the relay system and to decrease the signal transmission delay time. The level 3 units (410a-410m) are connected to a signal network supervising unit (450) through a level 3-3 network (400) and an indevendent control network (460). The level 2 units (4401-440k) are connected to the signal network supervising unit (450) through the level 2-3 networks (420a-420m) and distributive memory (430a-430k). An outer parallel bus is connected to the level 3 units and level 2 units regardless of the parallel bus intermediater. The message stored on the distributive memories (430a-430k) is transmitted to the level 3 units through the parallel bus.

Abstract translation: 该系统在3级单元和2级单元之间形成网络，增加中继系统的处理能力，降低信号传输延迟时间。 级别3单元（410a-410m）通过级别3-3网络（400）和独立控制网络（460）连接到信号网络监控单元（450）。 2级单元（4401-440k）通过2-3级网络（420a-420m）和分配存储器（430a-430k）连接到信号网络监控单元（450）。 外部并行总线连接到3级单元和2级单元，无论并行总线中间设备如何。 存储在分配存储器（430a-430k）上的消息通过并行总线传输到3级单元。