-
公开(公告)号：KR101559721B1
公开(公告)日：2015-10-14
申请号：KR1020140024038
申请日：2014-02-28
Applicant: 전자부품연구원 , 전북대학교산학협력단
IPC: H01P5/10
Abstract: 본발명은넓은대역폭과높은격리특성을통해광대역전력증폭기를포함하는다양한 RF 시스템에적용가능한높은격리특성을갖는광대역마이크로파발룬에관한것으로, 특성임피던스를갖는두개의수평λ/4 전송선로; 특성임피던스과를갖는두개의수직λ/2 전송선로를포함하는것을특징으로하며, 광대역특성뿐만아니라높은격리도특성을가지는발룬구조를제공함으로차동증폭기등 높은격리도가요구되는회로에적용가능하고, 광대역브랜치라인발룬은수평λ/4 전송선로()와수직λ/2 전송선로(과)에각각서로다른특성임피던스를적용하여광대역특성을만들어낼 수있으며, 등가회로는세 단자모두를정합할수 있고, 수직λ/2 전송선로()에저항기와병렬중앙λ/4 전송선로를구성함으로써두 평형출력단자사이에높은격리특성을제공하는효과가있다. 또한중앙λ/4 전송선로의특성임피던스가낮아구현이힘들때에결합및 절단이개방되고격리단이단락된λ/4 결합전송선로로대체하여보통의전송선로로구현가능한높은격리특성을갖는광대역발룬을설계할수 있는효과를가진다.
-
公开(公告)号：KR1020140084901A
公开(公告)日：2014-07-07
申请号：KR1020120154906
申请日：2012-12-27
Applicant: 전자부품연구원 , 전북대학교산학협력단
Abstract: The present invention relates to a current mode class-S amplifier having an impedance control circuit which can be applied to communications signals with high efficiency by controlling impedance of harmonic signals to be low in a current mode class-S amplifier structure. The current mode class-S amplifier having an impedance control circuit for removing harmonics according to the present invention comprises: a BPDSM to convert an RF input signal into a PWM signal; a switching power amplifier to amplify the PWM signal; and a differential filter to remove harmonics from the amplified signal. An impedance control circuit is additionally connected to the differential amplifier to match characteristic impedance and load impedance of a natural frequency band.
Abstract translation: 本发明涉及一种具有阻抗控制电路的电流模式等级S放大器，其可以通过在电流模式S类放大器结构中控制低谐波信号的阻抗来高效率地应用于通信信号。 根据本发明的具有用于去除谐波的阻抗控制电路的电流模式S类放大器包括：将RF输入信号转换为PWM信号的BPDSM; 用于放大PWM信号的开关功率放大器; 以及用于从放大信号中去除谐波的差分滤波器。 阻抗控制电路另外连接到差分放大器以匹配固有频带的特征阻抗和负载阻抗。
-
公开(公告)号：KR101295027B1
公开(公告)日：2013-08-09
申请号：KR1020110144345
申请日：2011-12-28
Applicant: 전자부품연구원
Abstract: LTCC(Low temperature cofired ceramic) 재료 및 적층 공정을 이용하여 제작된 엑스-밴드 갈륨나이트라이드 증폭기 기판이 개시되어 있다. 증폭기 기판은 LTCC를 이용하여 엑스-밴드 갈륨나이트라이드 증폭기 구현을 위한 기판으로서, 증폭기용 단자들을 형성하기 위한 하나 이상의 증폭기용 단자 패턴을 포함하는 최하위 기판 층; 입력 임피던스 매칭 인덕터 패턴, 입력 임피던스 매칭 커패시터의 형성을 위한 제 1 커패시터 패턴, 출력 임피던스 매칭 인덕터 패턴 및 출력 임피던스 매칭 커패시터를 형성하기 위한 제 2 커패시터 패턴을 포함하는 내부 기판 층; 및 배어 칩을 실장하기 위한 적어도 하나 이상의 배어 칩 실장 패드, 상기 제 1 커패시터 패턴과 함께 상기 입력 임피던스 매칭 커패시터의 형성을 위한 제 3 커패시터 패턴, 및 상기 제 2 커패시터 패턴과 함께 상기 출력 임피던스 매칭 커패시터를 형성하기 위한 제 4 커패시터 패턴을 포함하는 최상위 기판 층을 포함한다.
-
公开(公告)号：KR101265514B1
公开(公告)日：2013-05-20
申请号：KR1020110144326
申请日：2011-12-28
Applicant: 전자부품연구원
CPC classification number: H03F3/217 , H01L29/2003 , H03F3/343 , H03F2200/331
Abstract: PURPOSE: A drive amplifier is provided to drive a high efficient SMPA by providing a signal having wide bandwidth and a high voltage level through a driver amplifier combining an OMD(Optical Modulator Driver) and a buffer amplification unit with an SMPA. CONSTITUTION: A drive amplifier(500) includes an OMD(501) and a buffer amplification unit(502). The OMD firstly amplifies a 1-bit digital bit stream outputted from a DSM(Delta Sigma Modulator). The buffer amplification unit secondly amplifies the firstly amplified 1-bit digital bit stream outputted from the OMD and provides the stream to the SMPA. The buffer amplification unit includes a common source amplifier.
Abstract translation: 目的：提供驱动放大器以通过组合OMD（光调制器驱动器）和缓冲放大单元与SMPA组合的驱动放大器提供具有宽带宽和高电压电平的信号来驱动高效SMPA。 构成：驱动放大器（500）包括OMD（501）和缓冲放大单元（502）。 OMD首先放大从DSM（Delta Sigma Modulator）输出的1位数字位流。 缓冲放大单元二次放大从OMD输出的首先放大的1位数字比特流，并将该流提供给SMPA。 缓冲放大单元包括公共源放大器。
-
公开(公告)号：KR1020120076780A
公开(公告)日：2012-07-10
申请号：KR1020100138486
申请日：2010-12-30
Applicant: 전자부품연구원
IPC: G06F1/00
Abstract: PURPOSE: A WUSB(Wireless Universal Series Bus) module is provided to improve data transfer speed and signal sensibility by minimizing the distance between integrated circuits through effective arrangement of mounted integrated circuits. CONSTITUTION: A first circuit pattern layer is formed on the top surface of a PCB(Printed Circuit Board) and comprises an oscillation IC(Integrated Circuit), a first power terminal, and a flash memory IC. A second circuit pattern layer is formed on the first circuit pattern layer and comprises a power supply wire. A third circuit pattern layer is formed on the second circuit pattern layer and comprises a ground wire. A fourth circuit pattern layer is formed on the third circuit pattern layer and comprises a 20-pin I/O terminal(600) at one side. A chip antenna(100), a filter, a RF(Radio Frequency) switch(200), a pairing switch, a high speed switch, a booster, a second power terminal, an RF/base band UWB(Ultra Wideband) physical layer, and a controller IC(400) are formed on the fourth circuit pattern layer.
Abstract translation: 目的：提供WUSB（无线通用串行总线）模块，通过有效安装集成电路，最大限度地减少集成电路之间的距离，从而提高数据传输速度和信号灵敏度。 构成：在PCB（印刷电路板）的顶表面上形成第一电路图案层，并且包括振荡IC（集成电路），第一电源端子和闪存IC。 第二电路图案层形成在第一电路图案层上并且包括电源线。 第三电路图案层形成在第二电路图案层上并且包括接地线。 第四电路图案层形成在第三电路图案层上，并且在一侧包括一个20引脚I / O端子（600）。 芯片天线（100），滤波器，RF（射频）开关（200），配对开关，高速开关，升压器，第二电源端子，RF /基带UWB（超宽带）物理层 ，并且在第四电路图案层上形成控制器IC（400）。
-
Patent Agency Ranking
公开(公告)号：KR1020110076517A
公开(公告)日：2011-07-06
申请号：KR1020090133258
申请日：2009-12-29
Applicant: 전자부품연구원
IPC: H01P1/207
CPC classification number: H01P1/207 , H01P1/203 , H01P3/08 , H01P11/007
Abstract: PURPOSE: An SIW(Surface Integrated Waveguide) filter embedded in a substrate and a manufacturing method thereof are provided to implement the integration of a system and reduce the weight and size of the device by embedding the SIW filter in the substrate. CONSTITUTION: An SIW filter(100) is formed in an inner layer(60) of a substrate(200). A via(70) is formed between the inner layers of the substrate and a surface layer(50) of the substrate. A correction circuit(80) corrects the distortion of inductance elements due to via. The correction circuit is composed of one series line and two shunt stub lines. The series line is formed on both sides of the correction circuit.
Abstract translation: 目的：提供嵌入基片中的SIW（表面积波导）滤波器及其制造方法，以实现系统的集成，并通过将SIW滤波器嵌入到基片中来减小器件的重量和尺寸。 构成：在衬底（200）的内层（60）中形成SIW过滤器（100）。 在衬底的内层和衬底的表面层（50）之间形成通孔（70）。 校正电路（80）校正由于通孔导致的电感元件的失真。 校正电路由一个串联线和两个分路短线组成。 串联线形成在校正电路的两侧。
-
公开(公告)号：KR100980779B1
公开(公告)日：2010-09-10
申请号：KR1020070140098
申请日：2007-12-28
Applicant: 전자부품연구원
Abstract: 본 발명은 UWB 안테나 장치에 관한 것으로서, 상판 유전체와 하판 유전체 사이에, 금속 패턴을 끼운 적층 구조로 구성되어, 신호를 방사하는 방사소자와, 일단으로 방사할 상기 신호를 공급받아, 타단과 연결되는 상기 방사소자에 전달하는 마이크로 스트립 형태의 급전선로와, 상기 하판 유전체와 연결되는 더미 패드와 상기 급전선로가 구비된 상면과, 하면을 포함하고, FR4 유전체로 구성되는 유전체 기판과, 상기 방사소자 및 상기 급전선로와 중첩되지 않고 이격되어 상기 유전체 기판의 상기 상면에 형성된 상판 접지면과, 상기 방사 소자와 중첩되지 않고 상기 유전체 기판의 상기 하면에 형성된 하판 접지면과, 상기 유전체 기판 및 상기 하판 접지면을 관통하여 상기 급전선로의 일단과 연결되는 하부 비아 및 상기 급전선로의 타단과 상기 방사소자의 상기 금속패턴을 연결하는 상부 비아를 포함하되, 상기 상판 유전체와 상기 하판 유전체의 유전율은 상기 유전체 기판의 유전율보다 높으며, 상기 방사소자가 7 내지 9 밀리미터(mm)의 가로길이 및 7 내지 8 밀리미터의 세로길이와 1 내지 2 밀리미터의 두께로 구성된 것을 특징으로 한다.
본 발명에 따르면, 고유전율의 소재를 이용한 적층형 칩 안테나를 구현함으로써 안테나 사이즈를 줄여서 무선 USB 동글(Dongle)과 같은 초소형 모듈 분야에 적용 가능하다.
UWB 안테나, 적층형 칩 안테나-
公开(公告)号：KR100950680B1
公开(公告)日：2010-03-31
申请号：KR1020070122144
申请日：2007-11-28
Abstract: 본 발명에 따른 연성인쇄회로기판은, 폴리이미드기판과, 상기 폴리이미드 기판의 적어도 일면상에 형성되는 동박판과; 상기 동박판상에 형성되는 커버 레이어층와, 상기 커버 레이어층상에 형성되는 은 나노 코팅층을 포함하는 점에 그 특징이 있다. 여기서, 상기 은 나노 코팅층은 제 1 니켈층, 은나노층, 제 2 니켈층, 절연층을 포함한다.
본 발명의 연성인쇄회로기판 및 그 제조방법은 동적층판에 은 나노 코팅층을 형성함으로써 그라운드 면적을 극대화시켜 회로 패턴에 흐르는 전류의 저항을 감소시키고 전자기파의 차폐, 노이즈 및 정전기의 발생을 차단할 수 있다.
연성인쇄회로기판, 그라운드, 굴곡성, 노이즈-
公开(公告)号：KR1020090092059A
公开(公告)日：2009-08-31
申请号：KR1020080017336
申请日：2008-02-26
Applicant: 전자부품연구원
IPC: H03F3/20
CPC classification number: H03F1/565 , H01P5/02 , H03F3/60 , H03F2200/171 , H03H7/38
Abstract: An amplifier including an internal matching network is provided to minimize a size of a matching network by using an internal matching network as PI network performed by an inductor of a bond wire form and a capacitor using material of a high dielectric constant. A PI matching network comprises two high-capacitance capacitors(Ca) and an inductor(La). The inductor is positioned between the two high-capacitance capacitors. An internal PI matching network of 2 shift is formed by serially connecting the PI matching network into 2 shift. The internal PI matching network is formed by one capacitor instead of parallel connected two capacitors. The internal PI matching network is serially connected to an input terminal and an output terminal of an amplifier package. The high-capacitance capacitor is performed by laminating a metal pattern on a top surface and a bottom surface of a dielectric substrate inserted inside the package.
Abstract translation: 提供一种包括内部匹配网络的放大器，通过使用内部匹配网络作为PI网络，由接合线形式的电感器和使用高介电常数的材料的电容器来实现，从而使匹配网络的尺寸最小化。 PI匹配网络包括两个大电容电容器（Ca）和一个电感器（La）。 电感位于两个大容量电容器之间。 通过将PI匹配网络串行连接到2位移而形成2位移的内部PI匹配网络。 内部PI匹配网络由一个电容器组成，而不是并联两个电容器。 内部PI匹配网络串行连接到放大器封装的输入端子和输出端子。 大容量电容器通过在插入到封装内的电介质基板的上表面和底面上层叠金属图案来进行。
-
公开(公告)号：KR1020090055295A
公开(公告)日：2009-06-02
申请号：KR1020070122144
申请日：2007-11-28
CPC classification number: H05K1/036 , B82B1/001 , H05K1/0393 , H05K3/28 , H05K2201/0154
Abstract: A flexible printed circuit board and a method thereof are provided to reduce the resistance of a current flowing in a circuit pattern by maximizing a ground area. A flexible printed circuit board comprises a polyimide substrate(111), a copper plate(112), a coverlay layer(113), and a silver nano coating layer. The copper plate is formed at least one side of a polyimide substrate, and the coverlay layer is formed on the copper plate. The silver-nono coating layer is formed on the coverlay layer while being used as the ground. The silver-nono coating layer comprises a first nickel layer(121), a silver-nono layer(122), a second nickel layer(123), and an insulating layer(124).
Abstract translation: 提供了一种柔性印刷电路板及其方法，以通过最大化地面面积来减小在电路图案中流动的电流的电阻。 柔性印刷电路板包括聚酰亚胺基板（111），铜板（112），覆盖层（113）和银纳米涂层。 铜板形成在聚酰亚胺基板的至少一侧，并且覆盖层形成在铜板上。 在用作地面的情况下，在覆盖层上形成银 - 非涂层。 银 - 非涂层包括第一镍层（121），银 - 非层（122），第二镍层（123）和绝缘层（124）。
-
-
-
-
-
-
-
-
-
Search Results
111
records
(took 0.021 seconds)
