中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

156 records (took 0.019 seconds)

    DYNAMIC ENABLEMENT OF MULTITHREADING
    21.
    发明专利
    DYNAMIC ENABLEMENT OF MULTITHREADING 未知

    公开(公告)号：ZA201604938B

    公开(公告)日：2019-02-27

    申请号：ZA201604938

    申请日：2016-07-15

    Applicant: IBM

    Inventor： GREINER DAN ,  FARRELL MARK ,  OSISEK DAMIAN LEO ,  SCHMIDT DONALD WILLIAM ,  BUSABA FADI YUSUF ,  KUBALA JEFFREY PAUL ,  BRADBURY JONATHAN DAVID ,  HELLER LISA CRANTON ,  SLEGEL TIMOTHY ,  GAINEY JR CHARLES (DECEASED) ,  JACOBI CHRISTIAN

    Abstract: Embodiments relate to dynamic enablement of multithreading. According to an aspect, a computer-implemented method for dynamic enablement of multithreading in a configuration is provided. The configuration includes a core configurable between a single thread (ST) mode and a multithreading (MT) mode, where the ST mode addresses a primary thread and the MT mode addresses the primary thread and one or more secondary threads on shared resources of the core. The method includes executing in the primary thread in the ST mode, an MT mode setting instruction. A number of threads requested is obtained from a location specified by the MT mode setting instruction. Based on determining that the number of threads requested indicates multiple threads, the MT mode is enabled to execute the multiple threads including the primary thread and the one or more secondary threads.

    METHOD FOR ACCESSING DATA IN A MEMORY AT AN UNALIGNED ADDRESS
    22.
    发明专利
    METHOD FOR ACCESSING DATA IN A MEMORY AT AN UNALIGNED ADDRESS 未知

    公开(公告)号：ZA201704122B

    公开(公告)日：2018-11-28

    申请号：ZA201704122

    申请日：2017-06-15

    Applicant: IBM

    Inventor： BRADBURY JONATHAN DAVID ,  JACOBI CHRISTIAN ,  SLEGEL TIMOTHY ,  GSCHWIND MICHAEL KARL

    Abstract: Embodiments relate to accessing data in a memory. A method for accessing data in a memory coupled to a processor is provided. The method receives a memory reference instruction for accessing data of a first size at an address in the memory. The method determines an alignment size of the address in the memory. The method accesses the data of the first size in one or more groups of data by accessing each group of data block concurrently. The groups of data have sizes that are multiples of the alignment size.

    Expansión y contracción de direcciones en un sistema informático de subprocesamiento múltiple
    26.
    发明专利
    Expansión y contracción de direcciones en un sistema informático de subprocesamiento múltiple 未知

    公开(公告)号：ES2673903T3

    公开(公告)日：2018-06-26

    申请号：ES15711701

    申请日：2015-03-16

    Applicant: IBM

    Inventor： GREINER DAN ,  FARRELL MARK ,  OSISEK DAMIAN LEO ,  SCHMIDT DONALD WILLIAM ,  BUSABA FADI YUSUF ,  KUBALA JEFFREY PAUL ,  BRADBURY JONATHAN DAVID ,  HELLER LISA CRANTON ,  SLEGEL TIMOTHY

    IPC: G06F9/50 ,  G06F9/38

    Abstract: Un sistema informático, que comprende: una configuración (102) que comprende un núcleo configurable entre un modo de subproceso único (ST) y un modo de subprocesamiento múltiple (MT), el modo ST que se dirige a un subproceso primario y el modo MT que se dirige al subproceso primario y a uno o más subprocesos secundarios sobre recursos compartidos del núcleo; y una facilidad de subprocesamiento múltiple (103) configurada para controlar la utilización de la configuración, en donde la facilidad de subprocesamiento múltiple está adaptada para: acceder al subproceso primario en el modo ST usando un valor de dirección de núcleo; conmutar del modo ST al modo MT; y acceder al subproceso primario o a uno del uno o más subprocesos secundarios en el modo MT, y caracterizado por que la facilidad de subprocesamiento múltiple está adaptada para acceder al subproceso primario o a uno del uno o más subprocesos secundarios en el modo MT usando un valor de dirección expandido, comprendiendo el valor de dirección expandido el valor de dirección de núcleo concatenado con un valor de dirección de subproceso.

    Vector galois field multiply sum and accumulate instruction
    29.
    发明专利
    Vector galois field multiply sum and accumulate instruction 未知

    公开(公告)号：AU2014208864B2

    公开(公告)日：2017-04-13

    申请号：AU2014208864

    申请日：2014-01-07

    Applicant: IBM

    Inventor： BRADBURY JONATHAN DAVID

    IPC: G06F9/30

    Abstract: A Vector Galois Field Multiply Sum and Accumulate instruction. Each element of a second operand of the instruction is multiplied in a Galois field with the corresponding element of the third operand to provide one or more products. The one or more products are exclusively ORed with each other and exclusively ORed with a corresponding element of a fourth operand of the instruction. The results are placed in a selected operand.

Patent Agency Ranking