公开(公告)号：GB2509858B

公开(公告)日：2015-08-26

申请号：GB201406675

申请日：2012-06-27

Applicant: IBM

Inventor： MITTELHOLZER THOMAS ,  PAPANDREOU NIKOLAOS ,  POZIDIS CHARALAMPOS

IPC: G11C11/56

公开(公告)号：GB2522960A

公开(公告)日：2015-08-12

申请号：GB201420447

申请日：2014-11-18

Applicant: IBM

Inventor： MITTELHOLZER THOMAS ,  PAPANDREOU NIKOLAOS ,  POZIDIS CHARALAMPOS

IPC: G06F11/10 ,  H03M13/29

Abstract: Methods and apparatus are provided for encoding an input data block u for storage in q-level cells of solid-state memory 2. At least part u of an input block u is modulation encoded into a first group of qary symbols c' via a first drift-tolerant encoding scheme 27. A preliminary block P is produced which comprises c' and any remainder u" of the input block u not encoded via the first encoding scheme. Parity data b is generated for the preliminary block P via an error-correction encoding scheme 31. The parity data b and any said remainder u" of the input block are modulation encoded into a second group of qary symbols c" via a second drift-tolerant encoding scheme 33. The qary symbols of said first and second groups c', c" are supplied for storage in respective q-level memory cells. Such an arrangement aims to provide a combined inner/outer encoding system using two drift-tolerant encoding schemes to perform the modulation encoding, with reverse concatenation of the first drift tolerant encoding scheme and the error correction encoding scheme.

公开(公告)号：GB2520708A

公开(公告)日：2015-06-03

申请号：GB201320982

申请日：2013-11-28

Applicant: IBM

Inventor： ANTONAKOPOULOS THEODORE ,  MITTELHOLZER THOMAS ,  PAPANDREOU NIKOLAOS ,  POZIDIS CHARALAMPOS

IPC: G11C11/56 ,  G06F11/10 ,  G11C13/00

Abstract: A multi-stage codeword detector 100 and method of operation for detecting codewords from read signals RS received from a multi-level memory device 200. The multi-stage codeword detector 100 includes a first detection stage 110 for a coarse detection of a first codeword C1 from a received read signal RS, a second detection stage 120 for a fine detection of a second codeword C2 from the received read signal RS, and a deciding entity 130 for deciding on using the second detection stage 120 for the received read signal RS in dependence on a reliability indicator RI indicating a certain reliability level of the received read signal RS. The deciding entity may be configured to forward the first codeword C1 after decoding to an output buffer (150 figure 5) if the reliability indicator RI indicated that the reliability level of the RS is higher than a reliability threshold, and to forward the RS to the second detection stage 130 if the reliability indicator indicates the reliability level is less than or equal to a certain reliability threshold. The reliability indicator may include information based on the noise level or error rate of the received signal RS or may be based on temperature or number of set/reset cycles of the memory cells. Preferably a coarse codeword detection unit may be incorporated based on a vector based minimum distance criterion providing a coarse estimated level means (CM) of RS. Similarly a vector based fine level estimation means (FM) is associated with the second codeword. The multi-level memory devise may be a phase change memory device MLC PCM or a MLC Flash device.

公开(公告)号：DE102014112947A1

公开(公告)日：2015-03-26

申请号：DE102014112947

申请日：2014-09-09

Applicant: IBM

Inventor： POZIDIS CHARALAMPOS ,  PAPANDREOU NIKOLAOS ,  MITTELHOLZER THOMAS

IPC: G11C16/34

Abstract: Verfahren und Vorrichtungen werden bereitgestellt zum Ermitteln von Zustandsebenen- Schwellenwerten für Speicherzellen mit q Zustandsebenen. Eine Vielzahl der Speicherzellen wird gelesen, um entsprechende Lesesignalkomponenten zu erhalten. Die Lesesignalkomponenten werden in Abhängigkeit vom Signalwert verarbeitet, um einem Signalwertvektor zu erzeugen, der eine Reihe von Elementen aufweist, die die Verteilung von Lesesignalkomponenten in der Reihenfolge des Signalwertes angeben. Der Signalwertvektor wird mit einem Gleitfenster abgetastet, das länger ist als der Abstand von aufeinander folgenden Fensterpositionen beim Abtasten. An jeder Fensterposition wird in Abhängigkeit von den Elementen des Signalwertvektors in dem Fenster eine Maßzahl Mi berechnet. Ein Zustandsebenen-Schwellenwert für aufeinander folgende Speicherzellen- Zustandsebenen wird dann in Abhängigkeit von einer Variation der Maßzahl während des Abtastens ermittelt.

公开(公告)号：GB2513749A

公开(公告)日：2014-11-05

申请号：GB201411882

申请日：2012-11-20

Applicant: IBM

Inventor： MITTELHOLZER THOMAS ,  PAPANDREOU NIKOLAOS ,  POZIDIS CHARALAMPOS

IPC: G06F11/10

Abstract: Methods and apparatus are provided for reading and writing data in q-level cells of solid-state memory (2), where q>2. Input data is encoded into codewords having N q ary symbols, wherein the symbols of each codeword satisfy a single-parity-check condition. Each symbol is written in a respective cell of the solid state memory (2) by setting the cell to a level dependent on the q ary value of the symbol. Memory cells are read to obtain read signals corresponding to respective codewords. The codewords corresponding to respective read signals are detected by relating the read signals to a predetermined set of N-symbol vectors of one of which each possible codeword is a permutation.

公开(公告)号：DE112012005424T5

公开(公告)日：2014-09-18

申请号：DE112012005424

申请日：2012-11-20

Applicant: IBM

Inventor： MITTELHOLZER THOMAS ,  PAPANDREOU NIKOLAOS ,  POZIDIS CHARALAMPOS

IPC: G06F11/10

Abstract: Verfahren und Vorrichtungen werden bereitgestellt zum Lesen und Schreiben von Daten in Speicherzellen mit q Zuständen eines Halbleiterspeichers (2), wobei q > 2. Eingabedaten werden in Codewörter mit N q-stufigen Zeichen codiert, wobei die Zeichen jedes Codeworts eine Bedingung einer Einzelparitätsprüfung erfüllen. Jedes Zeichen wird in eine jeweilige Speicherzelle des Halbleiterspeichers (2) geschrieben, indem die Speicherzelle auf einen Zustand eingestellt wird, der von dem q-stufigen Wert des Zeichens abhängt. Speicherzellen werden gelesen, um Lesesignale zu erhalten, die den jeweiligen Codewörtern entsprechen. Die Codewörter, die den jeweiligen Lesesignalen entsprechen, werden erkannt, indem die Lesesignale mit einer vorgegebenen Menge von N-Zeichen-Vektoren in Beziehung gesetzt werden, von denen jedes mögliche Codewort eine Permutation darstellt.

公开(公告)号：DE102012220711A1

公开(公告)日：2013-05-29

申请号：DE102012220711

申请日：2012-11-14

Applicant: IBM

Inventor： PAPANDREOU NIKOLAOS ,  SEBASTIAN ABU ,  PANTAZI ANGELIKI ,  POZIDIS CHARALAMPOS

IPC: G11C13/02

Abstract: Bereitgestellt werden Verfahren und eine Vorrichtung zum Programmieren einer Phasenwechsel-Speicherzelle (10) mit s > 2 programmierbaren Zellenzuständen. Mindestens ein Steuersignal (VBL, VWL) wird angelegt, um einen Programmierimpuls zur Programmieren der Zelle (10) zu erzeugen. Mindestens ein Steuersignal (VBL, VWL) wird während des Programmierimpulses verändert, um den Programmierimpuls in Abhängigkeit von dem zu programmierenden Zellenzustand zu formen und eine ausgewählte aus einer Vielzahl von Programmierimpuls-Signalformen zu erzeugen, die jeweiligen Programmierbahnen (TA, TB, TC, TD) zum Programmieren der Zellenzustände entsprechen. Die ausgewählte Programmierimpuls-Signalform entspricht einer Programmierbahn, die den zu programmierenden Zellenzustand enthält.

公开(公告)号：DE112020003185T5

公开(公告)日：2022-05-19

申请号：DE112020003185

申请日：2020-06-23

Applicant: IBM

Inventor： PLETKA ROMAN ALEXANDER ,  STOICA RADU IOAN ,  TOMIC SASA ,  PAPANDREOU NIKOLAOS ,  IOANNOU NIKOLAS ,  FRY AARON DANIEL ,  FISHER TIMOTHY ,  POZIDIS CHARALAMPOS ,  WALLS ANDREW

IPC: G06F12/02

Abstract: Ein computerimplementiertes Verfahren gemäß einer Ausführungsform umfasst das Bestimmen, ob eine Anzahl an Blöcken, die in eine erste RTU-Warteschlange (RTU, ready-to-use, einsatzbereit) aufgenommen sind, in einem ersten Bereich der ersten RTU-Warteschlange liegt. Als Reaktion auf die Bestimmung, dass die Anzahl an Blöcken, die in die erste RTU-Warteschlange aufgenommen sind, in dem ersten Bereich liegt, erfolgt eine Bestimmung, ob eine Anzahl an Blöcken, die in eine zweite RTU-Warteschlange aufgenommen sind, in einem zweiten Bereich der zweiten RTU-Warteschlange liegt. Darüber hinaus werden als Reaktion auf die Bestimmung, dass die Anzahl an Blöcken, die in die zweite RTU-Warteschlange aufgenommen sind, nicht in dem zweiten Bereich liegt, gültige Daten aus einem der Blöcke in einem ersten Pool verschoben, der der ersten RTU-Warteschlange entspricht. Der Block in dem ersten Pool wird gelöscht und aus dem ersten Pool in die zweite RTU-Warteschlange übertragen, die einem zweiten Pool entspricht.

公开(公告)号：DE112020003290T5

公开(公告)日：2022-04-28

申请号：DE112020003290

申请日：2020-06-25

Applicant: IBM

Inventor： PLETKA ROMAN ALEXANDER ,  FISHER TIMOTHY ,  FRY AARON DANIEL ,  PAPANDREOU NIKOLAOS ,  IOANNOU NIKOLAS ,  TOMIC SASA ,  STOICA RADU IOAN ,  POZIDIS CHARALAMPOS ,  WALLS ANDREW

IPC: G06F12/00

Abstract: Ein computerimplementiertes Verfahren gemäß einem Ansatz umfasst: das Empfangen von Schreibanforderungen, das Speichern der Schreibanforderungen in einem Auslagerungspuffer und das Bestimmen eines aktuellen Lesehitzewerts jeder logischen Seite, die den Schreibanforderungen entspricht. Jede der Schreibanforderungen wird entsprechend dem aktuellen Lesehitzewert jeder logischen Seite, die den Schreibanforderungen entspricht, einer jeweiligen Schreibwarteschlange zugeordnet. Darüber hinaus entspricht jede der Schreibwarteschlangen einem anderen Seiten-Stripe, der physische Seiten umfasst, wobei die physischen Seiten, die jeder der jeweiligen Seiten-Stripes umfasst, einem gleichen Typ angehören. Außerdem werden Daten in den Schreibanforderungen aus den Schreibwarteschlangen in ihre jeweiligen Seiten-Stripes ausgelagert. Weitere Systeme, Verfahren und Computerprogrammprodukte sind in zusätzlichen Ansätzen beschrieben.

公开(公告)号：DE112012003458B4

公开(公告)日：2016-04-07

申请号：DE112012003458

申请日：2012-06-27

Applicant: IBM

Inventor： PAPANDREOU NIKOLAOS ,  MITTELHOLZER THOMAS ,  POZIDIS CHARALAMPOS

IPC: G11C11/56

Abstract: Verfahren zum Erkennen von N-Symbol-Codewörtern, wobei jedes eine Permutation eines N-Symbol-Vektors eines vorab festgelegten Satzes von N-Symbol-Vektoren ist, wobei die Symbole jedes Codewortes, das jeweils eines von q Symbolwerten aufweist, in jeweiligen q-Ebenen-Zellen eines Halbleiterspeichers (2) gespeichert sind, wobei N ≥ q > 2, wobei das Verfahren aufweist: Lesen der Speicherzellen, in denen eine Gruppe von Codewörtern gespeichert ist, um jeweilige Lesesignale zu erhalten, die jeweils N Signalkomponenten aufweisen, die den jeweiligen Symbolen eines Codewortes entsprechen; Reihen der Komponenten jedes Lesesignals gemäß Signalebene, um ein gereihtes Lesesignal zu erzeugen; Mitteln entsprechender Komponenten der gereihten Lesesignale, um ein gemitteltes Lesesignal zu erzeugen; Ermitteln einer Referenzsignalebene, die jeder der q Ebenen der Speicherzellen entspricht, in Abhängigkeit des gemittelten Lesesignals und von vorab festgelegten Wahrscheinlichkeiten des Auftretens jedes Symbolwerts an jeder Symbolposition in dem Codewort, dessen Symbole gemäß einem Symbolwert gereiht sind; und Erkennen des Codewortes, das jedem Lesesignal entspricht, in Abhängigkeit der Referenzsignalebenen.