中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

40 records (took 0.02 seconds)

    Estimation of level-thresholds for memory cells
    2.
    发明专利
    Estimation of level-thresholds for memory cells 未知

    公开(公告)号：GB2518632A

    公开(公告)日：2015-04-01

    申请号：GB201317081

    申请日：2013-09-26

    Applicant: IBM

    Inventor： MITTELHOLZER THOMAS ,  PAPANDREOU NIKOLAOS ,  POZIDIS CHARALAMPOS

    IPC: G11C11/56 ,  G06F11/10 ,  G11C13/00 ,  G11C16/34

    Abstract: Methods (figure 4) and apparatus 6 for determining level thresholds for q-level memory cells, or multi level cells (MLC). A plurality of the memory cells are read to obtain respective read signal components (20, figure 4). The read signal components are processed by means of a vector generator 10 in dependence on signal level to produce a signal level vector, comprising a series of elements, indicative of the distribution of read signal components in order of signal level. Signal level binning of the read signal components may also be carried out. The signal level vector is scanned 11 with a sliding window of length greater than the spacing of successive window positions in the scan. At each window position, a metric Mi is calculated in dependence on the elements of the signal level vector in the window. A level-threshold for successive memory cell levels is then determined in a threshold identifier 12, in dependence on the variation of the metric, over the scan. At each window position a reference may be determined based on the average or mean of the elements. The metric may then be calculated from the difference between each element value and the reference value (24 figure 4). The system may comprise phase change memory cells or flash memory cells. The level thresholds are determined from the largest local maxima in the metric variation over the scan (figure 5). The memory cells may be encoded so as to store qary symbols of N-symbol codewords.

    Method and apparatus for read measurement of a plurality of resistive memory cells
    3.
    发明专利
    Method and apparatus for read measurement of a plurality of resistive memory cells 未知

    公开(公告)号：GB2510339A

    公开(公告)日：2014-08-06

    申请号：GB201301621

    申请日：2013-01-30

    Applicant: IBM

    Inventor： PAPANDREOU NIKOLAOS ,  POZIDIS CHARALAMPOS ,  SEBASTIAN ABU

    IPC: G11C13/00 ,  G11C11/56

    Abstract: A method and apparatus for read measurement or data sensing a plurality N of resistive memory cells, having a plurality K of programmable levels (figures 2-4), including applying a first read voltage to each of the N memory cells and measuring a first read current, (101 figure 1). A further step (102 figure 1) is executed to determine a respective second read voltage based on the first read current measured at the memory cell and a target read current determined for the memory cell for each of the N memory cells. A subsequent step (103 figure 1) involves applying the respective determined second read voltage to the memory cell for obtaining a second read current for each of the N memory cells. The second read voltage may be determined such that the second read current is constant for all memory cells programmed with the same level or may have one respective target current for each of the K programmed levels. The target currents may be determined as the level means of the first read currents, as blind estimations or may involve the use of a number of identical reference cells. The method may also include data mapping of read currents to the respective cells. The apparatus for measurement includes a voltage generator 13 for applying a bias to the bit line connected to the resistive memory, a current detector 14 for measuring the current through the resistive memory device 11 and a measurement controller 15 all of which may be computerised.

    Zellenzustandsermittlung in Phasenwechselspeichern
    5.
    发明专利
    Zellenzustandsermittlung in Phasenwechselspeichern 未知

    公开(公告)号：DE112011102156T5

    公开(公告)日：2013-05-16

    申请号：DE112011102156

    申请日：2011-08-26

    Applicant: IBM

    Inventor： SEBASTIAN ABU ,  ELEFTHERIOU EVANGELOS S ,  PANTAZI ANGELIKI ,  PAPANDREOU NIKOLAOS ,  POZIDIS CHARALAMPOS

    IPC: G11C13/00

    Abstract: Verfahren und Vorrichtungen zum Ermitteln des Zustands einer Phasenwechselspeicherzelle werden bereitgestellt. Eine Vielzahl von Messungen wird an der Zelle durchgeführt, wobei die Messungen von der unterschwelligen Strom/Spannungs-Kennlinie der Zelle abhängig sind. Die Messungen werden verarbeitet, um eine Maßzahl zu erhalten, welche von der Steigung der unterschwelligen Strom/Spannungs-Kennlinie abhängig ist. Der Zustand der Zelle wird dann in Abhängigkeit von dieser Maßzahl ermittelt, welche, im Gegensatz zum absoluten Zellenwiderstand, von Drift im Wesentlichen unbeeinflusst ist.

    VERSCHLEISSORIENTIERTE BLOCKMODUSUMWANDLUNG IN NICHTFLÜCHTIGEN SPEICHERN
    7.
    发明专利
    VERSCHLEISSORIENTIERTE BLOCKMODUSUMWANDLUNG IN NICHTFLÜCHTIGEN SPEICHERN 未知

    公开(公告)号：DE112020002792T5

    公开(公告)日：2022-03-31

    申请号：DE112020002792

    申请日：2020-05-28

    Applicant: IBM

    Inventor： TOMIC SASA ,  PLETKA ROMAN ALEXANDER ,  IOANNOU NIKOLAS ,  PAPANDREOU NIKOLAOS ,  FRY AARON DANIEL ,  FISHER TIMOTHY ,  STOICA RADU IOAN

    IPC: G06F12/16 ,  G06F3/06

    Abstract: Ein nichtflüchtiger Speicher enthält eine Mehrzahl von physischen Speicherblöcken, die jeweils eine entsprechende Mehrzahl von Zellen enthalten, wobei jede der Mehrzahl von Zellen einzeln in der Lage ist, mehrere Daten-Bits zu speichern. Eine Steuereinheit weist physische Blöcke aus der Mehrzahl von physischen Blöcken einem ersten Pool zu, der physische Blöcke enthält, die in einem ersten (z.B. QLC-) Modus arbeiten, um eine größere Anzahl von Bits pro Zelle zu speichern, und weist sonstige physische Blöcke aus der Mehrzahl von physischen Blöcken einem zweiten Pool zu, der physische Blöcke enthält, die in einem zweiten (z.B. SLC-) Modus arbeiten, um eine geringere Anzahl von Bits pro Zelle zu speichern. Die Steuereinheit überträgt physische Blöcke zwischen dem ersten Pool und dem zweiten Pool zumindest auf Grundlage von Bit-Fehlerraten, die für die übertragenen physischen Blöcke gemessen werden.

    LASTADAPTIVER ALGORITHMUS ZUM PACKEN VON DATEN
    8.
    发明专利
    LASTADAPTIVER ALGORITHMUS ZUM PACKEN VON DATEN 未知

    公开(公告)号：DE112015005742T5

    公开(公告)日：2017-11-30

    申请号：DE112015005742

    申请日：2015-12-15

    Applicant: IBM

    Inventor： PAPANDREOU NIKOLAOS ,  CAMP CHARLES JOHN ,  PARNELL THOMAS ,  POZIDIS CHARALAMPOS ,  MITTELHOLZER THOMAS

    IPC: G06F12/16 ,  G06F3/06 ,  G06F12/00 ,  G06F12/04

    Abstract: Ein Verfahren beinhaltet gemäß einer Ausführungsform Auswählen einer Kombination von komprimierten logischen Seiten von Daten aus einem Puffer, um einen Umfang von genutztem Raum in einem Fehlerkorrekturcode-Container auf den größtmöglichen Wert zu bringen. Das Verfahren enthält außerdem vorzugsweise Verarbeiten der Kombination von komprimierten logischen Seiten zum Erzeugen von Fehlerkorrekturcode-Daten. Das Verfahren kann des Weiteren beinhalten Schreiben der Daten, die der Kombination von komprimierten logischen Seiten entsprechen, und der zugehörigen Fehlerkorrekturcode-Daten in einen nichtflüchtigen Direktzugriffsspeicher. Weitere Systeme, Verfahren und Computerprogrammprodukte sind in zusätzlichen Ausführungsformen beschrieben.

    Error-correction encoding and decoding
    10.
    发明专利
    Error-correction encoding and decoding 未知

    公开(公告)号：GB2525430A

    公开(公告)日：2015-10-28

    申请号：GB201407279

    申请日：2014-04-25

    Applicant: IBM

    Inventor： MITTELHOLZER THOMAS ,  PAPANDREOU NIKOLAOS ,  PARNELL THOMAS ,  POZIDIS CHARALAMPOS

    IPC: H04L1/00 ,  H03M13/03

    Abstract: Encoding data supplied to a data channel using a quarter product code CQ, having identical row and column codes and being reversible, whereby a codeword corresponds to a triangular sub-array of a square matrix confined between its diagonal and anti-diagonal. K input data symbols are stored for encoding. The K input data symbols are assigned to respective symbol locations in a notional square array, having n rows and n columns of symbol locations, to define a plurality of k-symbol words in respective rows of the array. The k-symbol words are encoded by encoding rows and columns of the array in dependence on a product code C having identical row and column codes, each being a reversible error-correction code of dimension k and length n=2n. This encoding is performed so as to define a codeword, having n2 code symbols corresponding to respective locations of said array, of a quarter product code CQ defined by CQ = { X − XT − (X − XT)F } where X is an (n by n)-symbol matrix defining a codeword of said product code C, XT is the transpose matrix of X, and (X − XT)F is a reflection of matrix (X − XT) in the anti-diagonal thereof. The n(n − 1) code symbols in said codeword of CQ which correspond to respective locations in a triangular sub-array confined between the diagonal and anti-diagonal of said array are then output to the data channel.

Patent Agency Ranking