Overflow detection for sign-magnitude adders

    公开(公告)号:GB2572719A

    公开(公告)日:2019-10-09

    申请号:GB201909646

    申请日:2017-11-30

    Applicant: IBM

    Abstract: A circuit is provided which includes arithmetic computation logic (201) configured to add or subtract operands of variable length to produce a result in a sign-magnitude data format. The circuit also includes an overflow detector (210) to provide an overflow signal indicative of whether the result fits within a specified result length l. The overflow detector (210) operates on the operands prior to the arithmetic computation logic (201) producing the result to determine, independent of the result produced by the arithmetic computation logic (201), whether the result fits within the specified result length l.

    instrução para multiplicar e deslocar decimal

    公开(公告)号:BR112019006632A2

    公开(公告)日:2019-07-02

    申请号:BR112019006632

    申请日:2017-09-21

    Applicant: IBM

    Abstract: uma instrução para executar uma operação de multiplicação e deslocamento é executada. a execução inclui a multiplicação de um primeiro valor e um segundo valor obtidos pela instrução para obter um produto. o produto é deslocado em uma direção especificada por uma quantidade selecionada definida pelo usuário para fornecer um resultado e o resultado é colocado em um local selecionado. o resultado deve ser usado no processamento dentro do ambiente computacional.

    INSTRUCCION DECIMAL PARA LLEVAR A CABO UNA OPERACION DE SIGNO.

    公开(公告)号:MX2019003606A

    公开(公告)日:2019-06-17

    申请号:MX2019003606

    申请日:2017-09-22

    Applicant: IBM

    Abstract: Una instrucción para llevar a cabo una operación de signo de una pluralidad de operaciones de signo configuradas para la instrucción. La instrucción se ejecuta, y la ejecución incluye seleccionar al menos una porción de un operando de entrada como un resultado que será colocado en una ubicación seleccionada. La selección se basa en un control de la instrucción, en donde el control indica un tamaño definido por el usuario del operando de entrada que será seleccionado como el resultado. Un signo del resultado se determina con base en una pluralidad de criterios, que incluye un valor del resultado, obtenido con base en el control de la instrucción, que tiene una primera relación particular o una segunda relación particular con respecto a un valor seleccionado. El resultado y el signo se almacenan en la ubicación seleccionada para proporcionar una salida con signo que será utilizada en el procesamiento dentro del entorno de computación.

    Decimal and binary floating point rounding

    公开(公告)号:GB2530989A

    公开(公告)日:2016-04-13

    申请号:GB201417580

    申请日:2014-10-06

    Applicant: IBM

    Abstract: Floating point arithmetic logic (10) for rounding the final result of an arithmetic operation on a first number (104) and a second number (106) both in either binary floating point format or decimal floating point format. Binary floating point format numbers are mapped S10 to a decimal floating point format, by padding bits (18) to form digits in order to share the same fields as in a decimal floating point format. A guard digit (28) of zero (58) of at least one of the first or second numbers is generated S12 by transforming the first and second numbers (108; 110) using a compressing function (30) such as a carry-save adder. A result (130) and result plus one (132) are calculated depending on the arithmetic operation a sum (66), a first difference (67) or a second difference (68) of the transformed numbers (112, 114). Injection values (24, 26) for rounding a final result (20) are generated in dependence on the first and second numbers being in a decimal or binary floating point format, a rounding mode and of the arithmetic operation. Injection carry values (16, 17) are generated based on the transformed first and second floating point numbers and the injection values. The final result is selected from the result, the result plus one and a least significant digit (60) based on the injection carry values and end around carry signals.

Patent Agency Ranking