公开(公告)号：DE112012003231T5

公开(公告)日：2014-04-17

申请号：DE112012003231

申请日：2012-05-31

Applicant: IBM

Inventor： WANG GENG ,  PEI CHENGWEN ,  ZHANG YANLI

IPC: H01L29/78 ,  H01L21/336

Abstract: In einer Halbleiterschicht wird ein Paar von eine horizontale Stufe beinhaltenden Gräben gebildet, indem ein Paar von ersten Gräben mit einer ersten Tiefe d1 um eine Gate-Struktur auf der Halbleiterschicht herum gebildet wird, ein austauschbarer Abstandshalter 58 um die Gate-Struktur herum gebildet wird, um proximale Teilbereiche der ersten Gräben zu bedecken, und indem ein Paar von zweiten Gräben bis zu einer zweiten Tiefe d2 gebildet wird, die größer als die erste Tiefe d1 ist. Der austauschbare Abstandshalter wird entfernt, und es wird eine selektive Epitaxie durchgeführt, um einen integrierten epitaxialen Source- und Source-Erweiterungsbereich 16 sowie einen integrierten epitaxialen Drain- und Drain-Erweiterungsbereich 18 zu bilden. Nach einer Abscheidung und einer dielektrischen Planarisierungsschicht 70 und einer nachfolgenden Entfernung der Gate-Struktur sowie einer lateralen Erweiterung des Gate-Hohlraums 59 über den epitaxialen Source- 16 und Drain-Erweiterungsbereich 18 kann eine Ersetzungs-Gate-Struktur gebildet werden. Wechselweise kann eine dielektrische Schicht für eine Kontaktebene direkt auf den integrierten epitaxialen Bereichen abgeschieden werden und können Kontakt-Durchkontakt-Strukturen darin gebildet werden.

公开(公告)号：GB2497201B

公开(公告)日：2014-02-05

申请号：GB201221413

申请日：2012-11-28

Applicant: IBM

Inventor： PEI CHENGWEN ,  WANG GENG ,  RAUSCH WERNER ,  NUMMY KAREN

IPC: H01L27/108

公开(公告)号：AU2003202254A1

公开(公告)日：2004-08-10

申请号：AU2003202254

申请日：2003-01-08

Applicant: IBM

Inventor： WANG GENG ,  MANDELMAN JACK A ,  GAMBINO JEFFREY P

IPC: H01L21/20 ,  H01L21/308 ,  H01L21/8242

Abstract: Semiconductor devices are fabricated in a strained layer region and strained layer-free region of the same substrate. A first semiconductor device, such as a memory cell, e.g. a deep trench storage cell, is formed in a strained layer-free region of the substrate. A strained layer region is selectively formed in the same substrate. A second semiconductor device ( 66, 68, 70 ), such as an FET, e.g. an MOSFET logic device, is formed in the strained layer region.