公开(公告)号：WO2003063435A1

公开(公告)日：2003-07-31

申请号：PCT/US2003/001304

申请日：2003-01-15

Applicant: MOTOROLA, INC.

Inventor： STENGEL, Robert, E. ,  HECK, Joseph, P. ,  BOCKELMAN, David, E.

IPC: H04L25/00

CPC classification number: H03L7/0812 ,  H03K7/04 ,  H03K2005/00019 ,  H03L7/16 ,  H04L27/0008

Abstract: A delay locked loop circuit (200) in which multiple outputs are produced. A single delay line (24) is shared among multiple tap selection circuits (256A, 265B, 265C). Fixed phase shifts (412) can be introduced between multiple outputs. A modulating signal can be used in the tap selection processing to produce digital amplitude, frequency and/or phase modulation.

Abstract translation: 一种产生多个输出的延迟锁定环路（200）。 单个延迟线（24）在多个抽头选择电路（256A，265B，265C）之间共享。 可以在多个输出之间引入固定相移（412）。 调制信号可用于抽头选择处理以产生数字幅度，频率和/或相位调制。

公开(公告)号：WO1996007234A1

公开(公告)日：1996-03-07

申请号：PCT/US1995010565

申请日：1995-08-18

Applicant: MOTOROLA INC.

Inventor： MOTOROLA INC. ,  LEE, Edward, K., B. ,  HECK, Joseph, P.

IPC: H03C05/00

CPC classification number: H03K9/06 ,  H03D3/007 ,  H04L27/2332

Abstract: A communication device (100) includes first (104) and second (108) mixers for producing first in-phase and quadrature phase component, respectively. Additional zero-crossing points are efficiently generated by adding and subtracting the in-phase and quadrature components in a summer (116) and a subtractor (118), respectively. The additional zero-crossing points are generated by the formation of second in-phase and quadrature components. A zero-crossing detector (128) is used for detecting zero crossings using the first and second in-phase components and the first and second quadrature phase components.

Abstract translation: 通信设备（100）包括分别用于产生第一同相和正交相分量的第一（104）和第二（108）混频器。 通过在加法器（116）和减法器（118）中相加和减去同相和正交分量来分别有效地产生附加的过零点。 通过形成第二同相和正交分量来产生额外的过零点。 过零检测器（128）用于使用第一和第二同相分量以及第一和第二正交相位分量来检测过零点。

公开(公告)号：WO1994006204A1

公开(公告)日：1994-03-17

申请号：PCT/US1993007590

申请日：1993-08-13

Applicant: MOTOROLA, INC.

Inventor： MOTOROLA, INC. ,  SHEPHERD, Wayne, P. ,  HECK, Joseph, P.

IPC: H03C03/00

CPC classification number: H03C3/09 ,  G06F1/0328 ,  H03B28/00 ,  H03B2202/076 ,  H03C1/04 ,  H03L7/02 ,  H03L7/16

Abstract: A digital frequency synthesizer circuit with spur compensation includes a demodulator circuit (118) for demodulating the output signal (116) of the synthesizer's accumulator (108). Demodulator (118) also inverts the signal, and provides an inverted demodulated output signal (142) which is then coupled to the synthesizer clock (124) after passing through a gain stage (122) in order to modulate the synthesizer clock (124) with a compensation signal (146). The compensated clock signal (140) is then sent to accumulator (108) in order to substantially cancel out any jitter in the accumulator's output signal (116). The modulation signal (MOD IN) which is digitally applied to accumulator (108) is applied in analog fashion to the gain stage (122) in order to prevent the desired modulation signal (MOD IN) from being canceled in the output signal (116).

Abstract translation: 具有杂散补偿的数字频率合成器电路包括用于解调合成器的累加器（108）的输出信号（116）的解调器电路（118）。 解调器（118）还使信号反相，并且提供反向解调的输出信号（142），然后在通过增益级（122）之后耦合到合成器时钟（124），以便用合成器时钟（124） 补偿信号（146）。 补偿的时钟信号（140）然后被发送到累加器（108），以便基本上消除累加器的输出信号（116）中的任何抖动。 数字地施加到累加器（108）的调制信号（MOD IN）以模拟方式施加到增益级（122），以便防止在输出信号（116）中消除所需调制信号（MOD IN） 。

公开(公告)号：WO1993015560A1

公开(公告)日：1993-08-05

申请号：PCT/US1993000855

申请日：1993-01-22

Applicant: MOTOROLA, INC.

Inventor： MOTOROLA, INC. ,  HECK, Joseph, P.

IPC: H04B01/26

CPC classification number: H04B1/26 ,  H03D7/1433 ,  H03D7/1458 ,  H03D7/1491

Abstract: A balanced mixer circuit (200) includes a first balanced input (RF(+) and RF(-)), a second balanced input (LO(+) and LO(-)), and a balanced output (OUT+ and OUT-). The balanced mixer circuit (200) also includes a mixer (210) for mixing a first signal with a second signal. The mixer (210) further includes a first input and second input which is coupled to the second input of the balanced mixer circuit (200). The balanced mixer circuit (200) also includes a pair of couplers (204 and 206) for coupling the first input of the mixer circuit (200) to the first input of the mixer (210). Each of the pair of couplers (204 and 206) includes a feedback circuit (202 and 208) for improving the performance of the balanced mixer circuit (200).

Abstract translation: 平衡混频器电路（200）包括第一平衡输入（RF（+）和RF（ - ）），第二平衡输入（LO（+）和LO（ - ））和平衡输出（OUT +和OUT-） 。 平衡混频器电路（200）还包括用于将第一信号与第二信号混合的混频器（210）。 混频器（210）还包括耦合到平衡混频器电路（200）的第二输入端的第一输入端和第二输入端。 平衡混频器电路（200）还包括一对用于将混频器电路（200）的第一输入端耦合到混频器（210）的第一输入端的耦合器（204和206）。 一对耦合器（204和206）中的每一个包括用于改善平衡混频器电路（200）的性能的反馈电路（202和208）。

公开(公告)号：WO1991005415A1

公开(公告)日：1991-04-18

申请号：PCT/US1990005050

申请日：1990-09-24

Applicant: MOTOROLA, INC.

Inventor： MOTOROLA, INC. ,  KURTZMAN, Gary, A. ,  HECK, Joseph, P.

IPC: H04B17/00

CPC classification number: H03G3/3068 ,  H04B1/30

Abstract: An RSSI signal for indicating the strength of a received signal in a zero IF receiver is provided. The RSSI signal and the received signal level are logarithmically proportional. The received signal is mixed down in a down mixer (120), and produces a ZIF signal (125) having a substantially low frequency. The ZIF signal (125) is applied to an up mixer (140), and the output of the up mixer is applied to an AGC circuit (150). The AGC circuit (150) maintains the ZIF signal level constant by lowering the gain of the down mixer (120), after the received signal level has exceeded a threshold level. A first RSSI circuit (160) provides a first RSSI signal (165), when the received signal level is below the threshold level. A second RSSI circuit (190) provides a second RSSI signal (195), when the received signal is above the threshold level. Diodes provide a logarithmic transfer function for the first and second RSSI circuits. The first and second RSSI signals are summed together, by a summer (140), to provide a logarithmic RSSI signal.

Abstract translation: 提供了用于指示零IF接收机中的接收信号的强度的RSSI信号。 RSSI信号和接收信号电平对数比例。 接收的信号在下混频器（120）中混合，并产生具有基本上低频率的ZIF信号（125）。 ZIF信号（125）被施加到上混频器（140），并且向上混频器的输出被施加到AGC电路（150）。 AGC电路（150）在接收信号电平已经超过阈值电平之后，通过降低下混频器（120）的增益来保持ZIF信号电平恒定。 当接收信号电平低于阈值电平时，第一RSSI电路（160）提供第一RSSI信号（165）。 当接收信号高于阈值电平时，第二RSSI电路（190）提供第二RSSI信号（195）。 二极管为第一和第二RSSI电路提供对数传递函数。 通过加法器（140）将第一和第二RSSI信号相加在一起，以提供对数RSSI信号。

公开(公告)号：WO1990015486A1

公开(公告)日：1990-12-13

申请号：PCT/US1990002966

申请日：1990-05-29

Applicant: MOTOROLA, INC.

Inventor： MOTOROLA, INC. ,  HECK, Joseph, P.

IPC: H04B01/10

CPC classification number: H04B1/16

Abstract: A radio frequency signal received by a receiver (10) is processed via a voltage-to-current converter (7) to provide a current signal (50) to an integrated IF filter (15). The IF filter (15) is constructed and arranged such that the filter has a capacitive element (64) across its input (62). The current signal and filter arrangement operate to alleviate the problem of the increasing intermodulation and desensitization which would otherwise degrade the performance characteristics of the receiver.

Abstract translation: 由接收器（10）接收的射频信号通过电压 - 电流转换器（7）进行处理，以向集成的IF滤波器（15）提供电流信号（50）。 IF滤波器（15）被构造和布置成使得滤波器在其输入端（62）上具有电容元件（64）。 当前的信号和滤波器布置操作以减轻增加的互调和脱敏的问题，否则会降低接收机的性能特性。

公开(公告)号：EP1832072A2

公开(公告)日：2007-09-12

申请号：EP05856956.7

申请日：2005-11-14

Applicant: MOTOROLA, INC.

Inventor： BOLTON, JR., Jerry, T. ,  HECK, Joseph, P.

IPC: H04L27/06

CPC classification number: H03D7/161 ,  H03D7/18 ,  H04B1/10 ,  H04B1/28

Abstract: A receiver (202) has a down-conversion receiver (304) for transforming a signal (201) from a first operating frequency to a second frequency that is lower than the first operating frequency, and a receiver filter (308) with chopper stabilization for filtering unwanted portions of the signal (306) at the second operating frequency and for generating a final filtered signal (203) at the second operating frequency.

公开(公告)号：EP0704117B1

公开(公告)日：2000-04-19

申请号：EP93920003.6

申请日：1993-08-13

Applicant: MOTOROLA, INC.

Inventor： SHEPHERD, Wayne, P. ,  HECK, Joseph, P.

IPC: H03C3/00 ,  H03B1/04 ,  H03B28/00

CPC classification number: H03C3/09 ,  G06F1/0328 ,  H03B28/00 ,  H03B2202/076 ,  H03C1/04 ,  H03L7/02 ,  H03L7/16

公开(公告)号：EP0546088B1

公开(公告)日：1998-02-04

申请号：EP91917054.8

申请日：1991-08-16

Applicant: MOTOROLA INC.

Inventor： HECK, Joseph, P.

IPC: H03C3/00 ,  H03D3/00 ,  H03L7/06 ,  H03C3/09

CPC classification number: H03C3/0983 ,  H03C3/0975

公开(公告)号：EP0545992A1

公开(公告)日：1993-06-16

申请号：EP91915051.0

申请日：1991-08-13

Applicant: MOTOROLA, INC.

Inventor： HECK, Joseph, P.

IPC: H04B1 ,  H03D7

CPC classification number: H04B1/26 ,  H03D7/166 ,  H04B1/48

Abstract: Un émetteur-récepteur radio (100) est couplé à la source d'un signal de référence (13) et comporte un mode de réception et un mode de transmission. L'émetteur-récepteur (100) comprend un premier changeur de fréquence (16), un premier commutateur de couplage sélectif (S1). Le premier changeur de fréquence (16) est couplé de manière à recevoir un signal d'entrée possédant une fréquence d'entrée, afin de mélanger le signal d'entrée avec le signal de référence pour produire un premier signal. Le premier signal possède une fréquence sensiblement inférieure à la fréquence d'entrée. Le premier filtre passe-bas (20) est couplé au premier changeur de fréquence (16) pour produire un premier signal filtré. Le premier commutateur de couplage sélectif (S1) se connecte au premier changeur de fréquence et au filtre passe-bas (20) quand l'émetteur-récepteur radio (100) est en mode de réception et se déconnecte du premier changeur de fréquence (16) et du filtre passe-bas (20) quand l'émetteur-récepteur radio (100) est en mode de transmission, de ce fait éliminant pratiquement les perturbations transitoires.