-
公开(公告)号:BR112021001890A2
公开(公告)日:2021-04-27
申请号:BR112021001890
申请日:2019-09-06
Applicant: PANASONIC IP CORP AMERICA
Inventor: CHONG SOON LIM , HAI WEI SUN , HAN BOON TEO , JING YA LI , KIYOFUMI ABE , RU LING LIAO , TADAMASA TOMA , TAKAHIRO NISHI
IPC: H04N19/537 , H04N19/577
Abstract: "codificador, decodificador, método de codificação e método de decodificação" a presente invenção refere-se a: dispositivos de codificação/decodificação - onde o codificador (100) inclui um conjunto de circuitos e uma memória conectada ao conjunto de circuitos; e a métodos de codificação e decodificação. o conjunto de circuitos deriva um valor absoluto de uma soma de valores de gradiente na primeira e segunda faixas; deriva, como um primeiro parâmetro, uma soma total dos valores absolutos das somas dos valores de gradiente derivados, respectivamente, para os pares de posições relativas de pixel; deriva um valor de diferença de pixel entre os valores de pixel na primeira e segunda faixas; inverte, ou mantém, um sinal de mais ou menos do valor de diferença de pixel, de acordo com um sinal de mais ou menos da soma de valores de gradiente indicando a soma dos valores de gradiente na primeira e segunda faixas; deriva, como um segundo parâmetro, uma soma total dos valores de diferença de pixel, cada um possuindo o sinal de mais ou menos invertido, ou mantido, os valores de diferença de pixel derivados, respectivamente, para as posições relativas de pixel; e gera uma imagem de predição utilizando os primeiro e segundo parâmetros.
-
公开(公告)号:BR112020026686A2
公开(公告)日:2021-03-30
申请号:BR112020026686
申请日:2019-07-11
Applicant: PANASONIC IP CORP AMERICA
Inventor: CHONG SOON LIM , HAI WEI SUN , HAN BOON TEO , JING YA LI , KIYOFUMI ABE , RU LING LIAO , SUGHOSH PAVAN SHASHIDHAR , TADAMASA TOMA , TAKAHIRO NISHI
IPC: H04N19/119 , H04N19/176 , H04N19/52 , H04N19/577
Abstract: a presente invenção refere-se a um codificador de imagem tendo circuito acoplado a uma memória. o circuito divide um bloco de imagem atual em uma pluralidade de divisões. o circuito prevê um primeiro vetor de movimento de um conjunto de candidatos de vetor de movimento de previsão única para uma primeira divisão da pluralidade de divisões, e codifica a primeira divisão usando o primeiro vetor de movimento.
-
公开(公告)号:BR112017007395B1
公开(公告)日:2021-02-17
申请号:BR112017007395
申请日:2015-10-01
Applicant: PANASONIC IP CORP AMERICA
Inventor: HIROSHI YAHATA , TADAMASA TOMA
Abstract: são gravados em um meio de gravação um fluxo de vídeo da faixa de luminância padrão e um fluxo de vídeo da faixa de alta luminância que está em uma faixa de luminância mais ampla do que a faixa de luminância padrão, que são utilizadas seletivamente de acordo com um ambiente de reprodução, um fluxo de legenda da faixa de luminância padrão e um fluxo de legenda da faixa de alta luminância, que são utilizados seletivamente de acordo com o ambiente de reprodução e um arquivo de lista de reprodução que armazena informação de controle de reprodução de conteúdo, arquivo de lista de reprodução incluindo uma região de gerenciamento onde a informação de controle de reprodução referente a um fluxo principal é armazenado e uma região estendida. a região de gerenciamento armazena a primeira informação de controle de reprodução que especifica que um fluxo de vídeo da faixa de alta luminância e um fluxo de legenda da faixa de alta luminância devem ser reproduzidos em combinação. a região estendida armazena a segunda informação de controle de reprodução que especifica que um fluxo de vídeo da faixa de luminância padrão e um fluxo de legenda da faixa de luminância padrão devem ser reproduzidos em combinação.
-
公开(公告)号:BR112020022773A2
公开(公告)日:2021-02-02
申请号:BR112020022773
申请日:2019-07-02
Applicant: PANASONIC IP CORP AMERICA
Inventor: CHONG SOON LIM , HAI WEI SUN , HAN BOON TEO , JING YA LI , KIYOFUMI ABE , RU LING LIAO , SUGHOSH PAVAN SHASHIDHAR , TADAMASA TOMA , TAKAHIRO NISHI
IPC: H04N19/103 , H04N19/119 , H04N19/157 , H04N19/176 , H04N19/70
Abstract: codificador, decodificador, método de codificação e método de decodificação. a invenção refere-se a codificador (dispositivo codificador ou de codificação) (100) que inclui: circuito; e memória acoplada ao circuito. o circuito, em operação, escreve um primeiro parâmetro em um fluxo de bits, o primeiro parâmetro indicando, como um modo de predição, um de (i) um modo de predição múltiplo em que uma imagem de predição é gerada sobrepondo uma imagem de predição inter de um bloco atual e uma imagem de predição intra do bloco atual e (ii) um de uma pluralidade de modos de predição incluindo um modo triangular em que uma imagem de predição é gerada dividindo o bloco atual em regiões triangulares, e codifica o bloco atual de acordo com o modo de predição.
-
公开(公告)号:BR112020021718A2
公开(公告)日:2021-01-26
申请号:BR112020021718
申请日:2019-05-14
Applicant: PANASONIC IP CORP AMERICA
Inventor: CHONG SOON LIM , HAI WEI SUN , HAN BOON TEO , JING YA LI , KIYOFUMI ABE , RU LING LIAO , RYUICHI KANOH , SUGHOSH PAVAN SHASHIDHAR , TADAMASA TOMA , TAKAHIRO NISHI
IPC: H04N19/52
Abstract: a presente invenção refere-se a um codificador (100) o qual inclui um circuito (160) e memória (162). utilizando a memória (162), o circuito (160) gera uma lista a qual inclui candidatos para um primeiro vetor de movimento para uma primeira partição. a lista tem um tamanho de lista máximo e uma ordem dos candidatos, e pelo menos um do tamanho de lista máximo ou da ordem dos candidatos é dependente de pelo menos um de um tamanho de partição ou uma forma de partição da primeira partição. o circuito (160) seleciona o primeiro vetor de movimento dos candidatos incluídos na lista; codifica um índice que indica o primeiro vetor de movimento dentre os candidatos na lista no fluxo de bits com base no tamanho de lista máximo; e gera a imagem predita para a primeira partição utilizando o primeiro vetor de movimento.
-
公开(公告)号:BR112020019800A2
公开(公告)日:2021-01-05
申请号:BR112020019800
申请日:2019-05-16
Applicant: PANASONIC IP CORP AMERICA
Inventor: KIYOFUMI ABE , RYUICHI KANOH , TADAMASA TOMA , TAKAHIRO NISHI
IPC: H04N19/117 , H04N19/167 , H04N19/182 , H04N19/86
Abstract: codificador, decodificador, método de codificação e método de decodificação a presente invenção refere-se a um codificador (100) inclui um conjunto de circuitos (160) e uma memória (162). utilizando-se a memória, o conjunto de circuitos determina um filtro a ser utilizado para a filtragem de desbloqueio dentre uma pluralidade de filtros, incluindo um primeiro filtro e um segundo filtro (s102); e realiza a filtragem de desbloqueio em um limite de bloco utilizando o filtro determinado (s103). o primeiro filtro utiliza m pixels localizados em um lado superior do limite de bloco e m pixels localizados em um lado inferior do limite de bloco, e o segundo filtro utiliza os primeiros pixels localizados no lado superior do limite de bloco e os segundos pixels localizados no lado inferior do limite de bloco, onde m é um inteiro igual a pelo menos 2. o número de primeiros pixels é qualquer um dentre uma pluralidade de primeiros valores candidatos, e o número de segundos pixels é qualquer um dentre uma pluralidade de segundos valores candidatos. a pluralidade de primeiros valores candidatos a pixel e a pluralidade de segundos valores candidatos a pixel são, cada uma, um valor superior a ou igual a m.
-
公开(公告)号:BR112020013554A2
公开(公告)日:2020-12-01
申请号:BR112020013554
申请日:2019-01-30
Applicant: PANASONIC IP CORP AMERICA
Inventor: KIYOFUMI ABE , RYUICHI KANOH , TADAMASA TOMA , TAKAHIRO NISHI
IPC: H04N19/109 , H04N19/157 , H04N19/176 , H04N19/513 , H04N19/577
Abstract: a presente invenção refere-se a dispositivo de codificação (codificador) (100) que é provido com circuito (160) e memória (162). o circuito (160) determina qual modo dentre múltiplos modos incluindo um primeiro modo no qual processamento de predição é executado com base em um vetor de movimento de bloco por bloco em uma imagem em movimento, e um segundo modo no qual o modo de predição executado com base em um vetor de movimento de sub-bloco por sub-bloco é usado para executar o processamento de predição, o sub-bloco sendo obtido ao dividir o bloco, se o modo de predição for executado no primeiro modo, avalia se é ou não para executar processamento de correção em uma imagem de predição obtida ao executar o processamento de predição, usando um gradiente espacial de valores de pixels na imagem de predição, e executa o processamento de correção se for avaliado que o processamento de correção é para ser executado, e se o processamento de predição for executado no segundo modo, não executa o processamento de correção.
-
公开(公告)号:BR112020010935A2
公开(公告)日:2020-11-17
申请号:BR112020010935
申请日:2018-11-30
Applicant: PANASONIC IP CORP AMERICA
Inventor: CHONG SOON LIM , HAI WEI SUN , HAN BOON TEO , JING YA LI , KIYOFUMI ABE , RU LING LIAO , RYUICHI KANOH , SUGHOSH PAVAN SHASHIDHAR , TADAMASA TOMA , TAKAHIRO NISHI
IPC: H04N19/51 , H04N19/523 , H04N19/563 , H04N19/573 , H04N19/80
Abstract: a presente invenção refere-se a sistemas e métodos para codificação de vídeo. os sistemas incluem, por exemplo, um codificador de imagem que compreende: um circuito e uma memória acoplada no circuito, em que o circuito, em operação, executa o seguinte: predizer um primeiro bloco de amostras de predição para um bloco corrente de uma imagem, em que predizer o primeiro bloco de amostras de predição inclui pelo menos um processo de predição com um vetor de movimento de uma imagem diferente; preencher o primeiro bloco de amostras de predição para formar um segundo bloco de amostras de predição, em que o segundo bloco é maior do que o primeiro bloco; calcular pelo menos um gradiente utilizando o segundo bloco de amostras de predição; e codificar o bloco corrente utilizando pelo menos o gradiente calculado.
-
公开(公告)号:BR112020001991A2
公开(公告)日:2020-08-18
申请号:BR112020001991
申请日:2018-08-10
Applicant: PANASONIC IP CORP AMERICA
Inventor: CHONG SOON LIM , HAI WEI SUN , HAN BOON TEO , JING YA LI , KIYOFUMI ABE , RU LING LIAO , RYUICHI KANOH , SUGHOSH PAVAN SHASHIDHAR , TADAMASA TOMA , TAKAHIRO NISHI
IPC: H04N19/105 , H04N19/157 , H04N19/537 , H04N19/96
Abstract: a presente invenção refere-se a um codificador de imagem, o qual inclui um circuito e uma memória acoplada no circuito. o circuito, em operação, executa: dividir um bloco de imagem em uma pluralidade de partições que inclui uma primeira partição que tem uma forma não retangular (por exemplo, uma forma triangular) e uma segunda partição; predizer um primeiro vetor de movimento para a primeira partição e um segundo vetor de movimento para a segunda partição; e codificar a primeira partição utilizando o primeiro vetor de movimento e a segunda partição utilizando o segundo vetor de movimento.
-
公开(公告)号:MX2020001436A
公开(公告)日:2020-03-20
申请号:MX2020001436
申请日:2018-09-20
Applicant: PANASONIC IP CORP AMERICA
Inventor: TADAMASA TOMA , TAKAHIRO NISHI , KIYOFUMI ABE , RYUICHI KANOH , TAKASHI HASHIMOTO
IPC: H04N19/52 , H04N19/105 , H04N19/146 , H04N19/156 , H04N19/167 , H04N19/436
Abstract: Un codificador (100) incluye circuitos (160) y la memoria (162). Usando la memoria (162), los circuitos (160): al codificar un bloque actual en un modo de predicción inter en el que un decodificador realiza la estimación de movimiento (modo de fusión en S201), deriva un primer vector de movimiento del bloque actual (S203); almacena, en la memoria (162), el primer vector de movimiento derivado; deriva un segundo vector de movimiento del bloque actual (S204); y genera una imagen de predicción del bloque actual realizando una compensación de movimiento usando el segundo vector de movimiento (S208). Al derivar el primer vector de movimiento, el primer vector de movimiento del bloque actual es derivado usando un primer vector de movimiento de un bloque procesado.
-
-
-
-
-
-
-
-
-