公开(公告)号：EP3301605A1

公开(公告)日：2018-04-04

申请号：EP17156779.5

申请日：2017-02-17

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： CHAMPEIX, Clement ,  BORREL, Nicolas ,  SARAFIANOS, Alexandre

IPC: G06F21/75 ,  G06F21/77 ,  G06F21/87 ,  H01L29/66 ,  H01L23/00

CPC classification number: H01L29/0623 ,  G06F21/75 ,  G06F21/77 ,  G06F21/78 ,  G06F21/87 ,  G06F21/88 ,  H01L21/823892 ,  H01L23/57 ,  H01L23/576 ,  H01L27/0629 ,  H01L27/092 ,  H01L27/0928 ,  H01L29/107 ,  H01L29/1095 ,  H01L29/66181 ,  H03K5/24

Abstract: L'invention concerne une puce électronique, comprenant : un substrat semiconducteur (46) dopé d'un premier type de conductivité ; une couche enterrée (36) dopée d'un deuxième type de conductivité recouvrant le substrat ; un premier caisson (37) dopé du premier type de conductivité recouvrant la couche enterrée ; des circuits (10, 24, 32) séparés de la couche enterrée formés dans et sur le premier caisson et/ou dans et sur des deuxièmes caissons (12, 26, 16) formés dans le premier caisson ; et un détecteur du courant de polarisation (I) de la couche enterrée.

Abstract translation: 一种电子芯片，包括：掺杂有第一导电类型的半导体衬底（46） 掺杂有覆盖所述衬底的第二类型导电性的掩埋层（36） 掺杂有第一类型导电性的第一盒（37），其覆盖埋层; 与在所述第一阱中和所述第一阱上形成的埋层分离的电路（10,24,32）和/或在所述第一阱中形成的第二阱（12,26,16）中和之上的电路; 和埋入层的极化电流检测器（I）。

公开(公告)号：EP3264460A1

公开(公告)日：2018-01-03

申请号：EP17150830.2

申请日：2017-01-10

Applicant: STMicroelectronics (Rousset) SAS

Inventor： ORDAS, Thomas ,  SARAFIANOS, Alexandre ,  MARINET, Fabrice ,  CHESNAIS, Stéphane

IPC: H01L23/58 ,  G06F21/87 ,  G06K19/073

CPC classification number: H01L23/576 ,  G06F21/75 ,  G06F21/87 ,  G06K19/07327 ,  G06K19/07363 ,  H01L23/5227 ,  H01L23/528 ,  H01L23/62 ,  H01L27/0255

Abstract: Circuit électronique intégré comportant un dispositif de protection (DIS) comprenant un bouclier métallique (BCL) réalisé dans sa partie d'interconnexion (INT), et des moyens de détection (3) comprenant le bouclier métallique (BCL) et configurés pour détecter une présence d'un rayonnement électromagnétique externe représentatif d'une attaque par injection de fautes.

Abstract translation: 包括在其互连部分（INT）中形成的包括金属屏蔽（BCL）的保护装置（DIS）的集成电子电路以及包括金属屏蔽（BCL）并且被配置为检测存在 表示通过注入故障的攻击的外部电磁辐射。

公开(公告)号：EP3211626A1

公开(公告)日：2017-08-30

申请号：EP16181835.6

申请日：2016-07-29

Applicant: STMicroelectronics (Rousset) SAS

Inventor： ORDAS, Thomas ,  SARAFIANOS, Alexandre ,  CHESNAIS, Stéphane ,  MARINET, Fabrice

IPC: G09C1/00 ,  H04L9/00 ,  G06K19/073 ,  H04K3/00

CPC classification number: H04L9/002 ,  G06F1/04 ,  G06F21/72 ,  G06K19/07336 ,  G09C1/00 ,  H01L23/528 ,  H03K3/84 ,  H03K5/01 ,  H03K2005/00019 ,  H04K3/825 ,  H04K2203/32 ,  H04L9/003 ,  H04L2209/08 ,  H04L2209/805

Abstract: Dispositif de brouillage d'un rayonnement électromagnétique susceptible d'être émis par au moins une partie d'une région d'interconnexion située au dessus d'au moins une zone d'un circuit électronique intégré réalisé dans et/ou sur un substrat semi-conducteur comprenant au moins une antenne (5) située au dessus de ladite au moins une zone du circuit, et des moyens de génération (4) configurés pour générer un signal électrique (SE) comportant au moins une caractéristique pseudo-aléatoire et couplés à ladite au moins une antenne (5).

Abstract translation: 能够电磁辐射的加密装置通过至少形成在和/或半基板上位于集成电子电路中的至少一个区域的上方的互连区域的一部分被发射 装置，其包括位于上述（5）的至少一个天线，所述电路的至少一个区域，和产生装置（4），被配置以产生具有至少一个伪随机特性的电信号（SE）和耦合到所述 至少一个天线（5）。