응답 시간을 단축한 내용 기반의 영상 크기 조절 방법 및 장치
    31.
    发明公开
    응답 시간을 단축한 내용 기반의 영상 크기 조절 방법 및 장치 有权
    具有短时响应时间的SEAM雕刻方法及其装置

    公开(公告)号:KR1020120010799A

    公开(公告)日:2012-02-06

    申请号:KR1020100072373

    申请日:2010-07-27

    CPC classification number: G06T3/0012 G06T2207/20

    Abstract: PURPOSE: An image size control method based on content which reduces response time and apparatus thereof are provided to extract plural cores by using a simple minimum path. CONSTITUTION: A minimum path updating unit(110) calculates minimum paths by predetermined reference pixels within a pixel energy map. A core candidate extraction unit(140) creates one or more core candidates by the predetermined reference pixels. A core candidate examination unit(150) examines a overlap area between the coordinate distribution of the core candidate and the area of the optimized core coordinate distribution. A core selection unit(160) selects one or more core candidates. A control unit(130) controls the size of the image by using the selected core.

    Abstract translation: 目的:提供一种基于减少响应时间的内容的图像尺寸控制方法及其装置,以通过使用简单的最小路径来提取多个核心。 构成:最小路径更新单元(110)通过像素能量图内的预定参考像素计算最小路径。 核心候选提取单元(140)通过预定的参考像素创建一个或多个核心候选。 核心候选检查单元(150)检查核心候选者的坐标分布与优化的核心坐标分布的面积之间的重叠区域。 核心选择单元(160)选择一个或多个核心候选。 控制单元(130)通过使用所选核心来控制图像的尺寸。

    장면 전환 검출 방법 및 장치
    32.
    发明公开
    장면 전환 검출 방법 및 장치 有权
    检测场景变化的方法及其设备

    公开(公告)号:KR1020120010790A

    公开(公告)日:2012-02-06

    申请号:KR1020100072361

    申请日:2010-07-27

    CPC classification number: H04N5/147 G06T5/40 G06T2207/10016

    Abstract: PURPOSE: A scene conversion detection apparatus is provided to determine scene conversion by using a difference image between frames of an image. CONSTITUTION: A brightness calculation unit(120) extracts pixel brightness data of a current frame in an input image. The brightness calculation unit extracts brightness feature values of the current frame. A histogram calculation unit(130) extracts the histogram feature value of the current frame. A comparison unit(160) compares the brightness feature value with the histogram feature value. A scene conversion determination unit(170) determines a scene conversion frame according to a set rule.

    Abstract translation: 目的:提供场景转换检测装置,通过使用图像的帧之间的差分图像来确定场景转换。 构成:亮度计算单元(120)提取输入图像中的当前帧的像素亮度数据。 亮度计算单元提取当前帧的亮度特征值。 直方图计算单元(130)提取当前帧的直方图特征值。 比较单元(160)将亮度特征值与直方图特征值进行比较。 场景转换确定单元(170)根据设定规则确定场景转换帧。

    가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성기 및 그 방법
    33.
    发明公开
    가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성기 및 그 방법 有权
    使用可变正​​弦加权数字到模拟转换器的直接数字频率合成器及其合成方法

    公开(公告)号:KR1020110061783A

    公开(公告)日:2011-06-10

    申请号:KR1020090118292

    申请日:2009-12-02

    CPC classification number: H03M1/682 G06F1/022 G06F2101/04 H03M1/664

    Abstract: PURPOSE: A direct digital frequency synthesizer and a method thereof using a variable sine wave weighting DAC(Digital to Analog Converter) are provided to configure the variable DAC by using a simple logic structure except an operator. CONSTITUTION: A phase accumulator(210) offers phase information by accumulating control words. A nonlinear DAC(282) decides a base point by using the first data with an upper level among the phase information of the phase accumulator. The nonlinear DAC generates a coarse segment current in correspondence with the base point. A variable DAC part(283) varies a weighted value of the segment selected among the phase information according to the second data with a lower level based on the base point. The variable DAC generates a fine segment current weighted by a sine function.

    Abstract translation: 目的:提供直接数字频率合成器及其使用可变正​​弦波加权DAC(数模转换器)的方法,通过使用除操作者之外的简单逻辑结构来配置变量DAC。 构成:相位累加器(210)通过累积控制字来提供相位信息。 非线性DAC(282)通过在相位累加器的相位信息中使用具有较高电平的第一数据来确定基点。 非线性DAC产生与基点对应的粗分段电流。 可变DAC部分(283)基于基点,根据第二数据以较低的级别改变在相位信息中选择的片段的加权值。 可变DAC产生由正弦函数加权的精细分段电流。

    명령어 병렬처리를 위한 디지털 신호처리기 및 그처리방법
    34.
    发明授权
    명령어 병렬처리를 위한 디지털 신호처리기 및 그처리방법 失效
    一种用于并行处理指令的数字信号处理器及其处理方法

    公开(公告)号:KR100516214B1

    公开(公告)日:2005-09-23

    申请号:KR1020030015336

    申请日:2003-03-12

    Abstract: 본 발명은 명령어 병렬처리를 위한 디지털 신호처리기 및 그 처리방법에 관한 것으로, 특히 슈퍼스칼라(Superscalar) 구조와 VLIW(Very Long Instruction Word) 구조의 장점을 수용한 고성능 신호처리 시스템에 적용 가능한 디지털 신호처리기(Digital Signal Processor, 이하 DSP)에 관한 것이다.
    본 발명의 명령어 병렬처리를 위한 디지털 신호처리기 및 그 처리방법은 동시에 수행 가능한 다음 명령어들의 수(M)를 계산하는 제1단계, 제1단계에서 계산한 M중에서 최대값 하나를 선택하는 제2단계, 제2단계에서 선택한 값에 대응하는 명령어들을 그룹으로 만드는 제3단계, 모든 명령어들이 그룹으로 만들어졌다면 제5단계를 수행하고, 그렇지 않으면 제1단계를 수행하는 제4단계, 각각의 그룹에 있는 명령어 들을 해당 명령어를 수행할 연산 블록에 따라 재배치하고, 태그(Tag)값을 할당하는 제5단계로 하는 처리로 알고리즘이 수행됨에 기술적 특징이 있다.
    따라서, 본 발명의 명령어 병렬처리를 위한 디지털 신호처리기 및 그 처리방법은 슈퍼스칼라 구조와 VLIW 구조의 장점을 수용한 고성능 신호처리 시스템에 적용이 가능한 DSP 구조를 제공하는데, 간단한 플래그(Flag)를 이용하여 무연산(No OPeration) 명령을 DSP가 생성하도록 함으로써 프로그램 사이즈를 줄이고, 병렬로 처리할 수 있는 명령어들을 소프트웨어(컴파일러, 어셈블러)가 구성하도록 함으로써 DSP 구조를 간단하게 할 수 있는 장점이 있다.

    시간 동기 기능을 구비한 SFP 장치 및 이를 적용한 네트워크 시스템의 시간 동기 방법

    公开(公告)号:KR101742627B1

    公开(公告)日:2017-06-15

    申请号:KR1020170017608

    申请日:2017-02-08

    CPC classification number: H04L7/04 H04L7/0095 H04L29/10

    Abstract: 본발명은다양한통신방식으로말단장치(End Device)와연결되는 SFP 장치를통해말단장치의정밀시간프로토콜지원에관계없이정밀한시간정보를간단한방식으로제공하도록함으로써시간동기가필요한네트워크시스템을간편하게구성할수 있도록한 시간동기기능을구비한 SFP 장치및 이를적용한네트워크시스템의시간동기방법에관한것으로, SFP(Small Form Factor Pluggable) 장치의장비연결인터페이스를통해연결장비와시간정보를주고받도록구성하고, 장비연결인터페이스에구성되어있으나사용되지않는핀을정초(PPS:Pulse Per Second) 핀으로정의하여이를통해정초신호를주고받도록함으로써 SFP 장치의표준인터페이스핀을활용하여간단한방식으로정초시간정보를연결 SFP 장치들간에정확하게전달할함과아울러다양한말단장치(End Device)에부하가큰 정밀시간프로토콜처리부를구성하지않으면서도정확한시간동기가가능하도록하는효과가있다.

    이종신호 다중화 광링크 전송 장치 및 방법
    39.
    发明公开
    이종신호 다중화 광링크 전송 장치 및 방법 有权
    异构信号复用光链路传输设备和方法

    公开(公告)号:KR1020170058537A

    公开(公告)日:2017-05-29

    申请号:KR1020150162218

    申请日:2015-11-19

    Abstract: 본발명은이동통신시스템구성에사용되는광선로를이용하여수동형광네트워크(Passive Optical Network:PON)를추가구성하면서도추가적인광 파장을이용하지않도록하여광장비구성을최소화한이종신호다중화광링크전송장치및 방법에관한것으로, 이동통신시스템구성을위해사용된광선로를별도데이터전송을위한이종신호전송에도이용할수 있도록하면서도이종신호간 간섭이나추가광파장이용에따른광장비추가에대한문제를해결하도록하여광범위하게설치되는이동통신기지국구성용광선로를활용하여경제적인방식으로별도의데이터전송망구성이가능한효과가있다.

    Abstract translation: 本发明涉及一种异构信号多路复用光链路传输设备,其中使用在移动通信系统配置中使用的光路额外地构建无源光网络(PON) 方法,可以利用用于构建移动通信系统的光线用于异构信号传输以用于分开的数据传输, 通过利用构成移动通信基站的光线路,能够以经济的方式构建单独的数据传输网络。

    고속 동작을 위한 전류 모드 로직 회로
    40.
    发明授权
    고속 동작을 위한 전류 모드 로직 회로 有权
    用于高速操作的电流模式逻辑电路

    公开(公告)号:KR101658950B1

    公开(公告)日:2016-09-23

    申请号:KR1020150147205

    申请日:2015-10-22

    Abstract: 본발명은고속동작을위한전류모드로직회로에관한것으로서, 더욱상세히는 10Gbps 초고속수동형광네트워크에적용되는고속장치의고속동작을지원하는고속동작을위한전류모드로직회로에관한것이다. 본발명은커패시터의전압변화특성을이용하여인덕터와같은면적이큰 소자를사용할필요없이낮은입력전압으로높은이득의출력을제공하여선형성을향상시키는동시에고속동작을지원할수 있으며, 고속동작에요구되는입력전압을낮출수 있어전력소모를절감할수 있을뿐 아니라 PVT(process, voltage and temperature) 변화에둔감하여추가적인옵션이요구되지않아회로의복잡도를크게개선한전류모드로직회로를제공하는효과가있다.

    Abstract translation: 本发明涉及用于高速操作的电流模式逻辑电路。 更具体地,用于高速操作的电流模式逻辑电路支持以10Gbps或更高的速度应用于超高速手动光网络的高速设备的高速操作。 根据本发明,电流模式逻辑电路可以使用电容器的电压变化特性,通过使用电容器的电压变化特性来提供来自低输入电压的高增益的输出,而不使用占用大面积的器件,例如 电感器,从而在同时提高线性的同时支持高速操作。 电流模式逻辑电路还可以通过降低高速操作所需的输入电压以及通过对过程,电压和温度(PVT)的变化不敏感而显着提高电路复杂度来降低功耗,而不需要额外的选项 。

Patent Agency Ranking