Abstract:
PURPOSE: An image size control method based on content which reduces response time and apparatus thereof are provided to extract plural cores by using a simple minimum path. CONSTITUTION: A minimum path updating unit(110) calculates minimum paths by predetermined reference pixels within a pixel energy map. A core candidate extraction unit(140) creates one or more core candidates by the predetermined reference pixels. A core candidate examination unit(150) examines a overlap area between the coordinate distribution of the core candidate and the area of the optimized core coordinate distribution. A core selection unit(160) selects one or more core candidates. A control unit(130) controls the size of the image by using the selected core.
Abstract:
PURPOSE: A scene conversion detection apparatus is provided to determine scene conversion by using a difference image between frames of an image. CONSTITUTION: A brightness calculation unit(120) extracts pixel brightness data of a current frame in an input image. The brightness calculation unit extracts brightness feature values of the current frame. A histogram calculation unit(130) extracts the histogram feature value of the current frame. A comparison unit(160) compares the brightness feature value with the histogram feature value. A scene conversion determination unit(170) determines a scene conversion frame according to a set rule.
Abstract:
PURPOSE: A direct digital frequency synthesizer and a method thereof using a variable sine wave weighting DAC(Digital to Analog Converter) are provided to configure the variable DAC by using a simple logic structure except an operator. CONSTITUTION: A phase accumulator(210) offers phase information by accumulating control words. A nonlinear DAC(282) decides a base point by using the first data with an upper level among the phase information of the phase accumulator. The nonlinear DAC generates a coarse segment current in correspondence with the base point. A variable DAC part(283) varies a weighted value of the segment selected among the phase information according to the second data with a lower level based on the base point. The variable DAC generates a fine segment current weighted by a sine function.
Abstract:
본 발명은 명령어 병렬처리를 위한 디지털 신호처리기 및 그 처리방법에 관한 것으로, 특히 슈퍼스칼라(Superscalar) 구조와 VLIW(Very Long Instruction Word) 구조의 장점을 수용한 고성능 신호처리 시스템에 적용 가능한 디지털 신호처리기(Digital Signal Processor, 이하 DSP)에 관한 것이다. 본 발명의 명령어 병렬처리를 위한 디지털 신호처리기 및 그 처리방법은 동시에 수행 가능한 다음 명령어들의 수(M)를 계산하는 제1단계, 제1단계에서 계산한 M중에서 최대값 하나를 선택하는 제2단계, 제2단계에서 선택한 값에 대응하는 명령어들을 그룹으로 만드는 제3단계, 모든 명령어들이 그룹으로 만들어졌다면 제5단계를 수행하고, 그렇지 않으면 제1단계를 수행하는 제4단계, 각각의 그룹에 있는 명령어 들을 해당 명령어를 수행할 연산 블록에 따라 재배치하고, 태그(Tag)값을 할당하는 제5단계로 하는 처리로 알고리즘이 수행됨에 기술적 특징이 있다. 따라서, 본 발명의 명령어 병렬처리를 위한 디지털 신호처리기 및 그 처리방법은 슈퍼스칼라 구조와 VLIW 구조의 장점을 수용한 고성능 신호처리 시스템에 적용이 가능한 DSP 구조를 제공하는데, 간단한 플래그(Flag)를 이용하여 무연산(No OPeration) 명령을 DSP가 생성하도록 함으로써 프로그램 사이즈를 줄이고, 병렬로 처리할 수 있는 명령어들을 소프트웨어(컴파일러, 어셈블러)가 구성하도록 함으로써 DSP 구조를 간단하게 할 수 있는 장점이 있다.
Abstract:
본발명은고속동작을위한전류모드로직회로에관한것으로서, 더욱상세히는 10Gbps 초고속수동형광네트워크에적용되는고속장치의고속동작을지원하는고속동작을위한전류모드로직회로에관한것이다. 본발명은커패시터의전압변화특성을이용하여인덕터와같은면적이큰 소자를사용할필요없이낮은입력전압으로높은이득의출력을제공하여선형성을향상시키는동시에고속동작을지원할수 있으며, 고속동작에요구되는입력전압을낮출수 있어전력소모를절감할수 있을뿐 아니라 PVT(process, voltage and temperature) 변화에둔감하여추가적인옵션이요구되지않아회로의복잡도를크게개선한전류모드로직회로를제공하는효과가있다.