-
公开(公告)号：CN109830479A
公开(公告)日：2019-05-31
申请号：CN201811405041.3
申请日：2018-11-23
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L29/49
Abstract: 一种半导体器件可以包括具有第一区域和第二区域的衬底。第一晶体管可以在第一区域中并包括第一栅极线，第一栅极线包括第一下部含金属层和在第一下部含金属层上的第一上部含金属层。第二晶体管可以在第二区域中并包括第二栅极线，第二栅极线具有与第一栅极线的宽度相等的宽度，并且包括第二下部含金属层和在第二下部含金属层上的第二上部含金属层。第一上部含金属层的最上端和第二下部含金属层的最上端的每个可以在比第一下部含金属层的最上端高的水平处。
-
公开(公告)号：CN109801912A
公开(公告)日：2019-05-24
申请号：CN201811358190.9
申请日：2018-11-15
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/768 , H01L23/522 , H01L23/528 , H01L29/78 , H01L21/336
Abstract: 一种集成电路(IC)器件包括：衬底，具有在第一方向上延伸的鳍型有源区；栅极结构，在衬底上与鳍型有源区交叉，栅极结构在垂直于第一方向并平行于衬底的顶表面的第二方向上延伸；源极区和漏极区，在栅极结构的两侧；以及第一接触结构，电连接到源极区和漏极区之一，第一接触结构包括包含第一材料的第一接触插塞以及围绕第一接触插塞的第一润湿层，第一润湿层包括具有与第一材料的晶格常数相差约10％或更小的晶格常数的第二材料。
-
公开(公告)号：CN103840002B
公开(公告)日：2017-09-19
申请号：CN201310591041.8
申请日：2013-11-21
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L23/522 , H01L29/423
CPC classification number: H01L28/60 , H01L27/10852 , H01L28/87 , H01L28/91
Abstract: 一种半导体器件，包括：在基板上的多个下电极，该下电极具有大于水平宽度的垂直长度；支撑物，设置在下电极之间；上电极，设置在下电极上；以及电容器介电层，设置在下电极与上电极之间。支撑物包括第一元素、第二元素和氧，第二元素的氧化物具有比第一元素的氧化物高的带隙能量，第二元素在支撑物中的含量为从约10at%至90at%。
-
公开(公告)号：CN106057872A
公开(公告)日：2016-10-26
申请号：CN201610239698.1
申请日：2016-04-18
Applicant: 三星电子株式会社
IPC: H01L29/423
Abstract: 本发明提供了一种包括具有相对窄的宽度和相对小的间距的栅线的半导体器件以及一种制造该半导体器件的方法，所述半导体器件包括：衬底，其具有鳍式有源区；栅极绝缘层，其覆盖鳍式有源区的上表面和侧部；以及栅线，其延伸并且与鳍式有源区交叉同时覆盖鳍式有源区的上表面和两侧，栅线位于栅极绝缘层上，其中在垂直于栅线的延伸方向的剖面中，栅线的上表面的中心部分具有凹进形状。
-
公开(公告)号：CN105720092A
公开(公告)日：2016-06-29
申请号：CN201510953933.7
申请日：2015-12-17
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L21/28
Abstract: 本公开提供了半导体器件以及制造该半导体器件的方法，该半导体器件配置为通过在势垒层之间形成氧化物层来阻挡物理扩散路径从而防止杂质通过势垒层之间的物理扩散路径扩散。该半导体器件包括：栅绝缘层，形成在基板上；第一势垒层，形成在栅绝缘层上；氧化物层，形成在第一势垒层上，该氧化物层包括通过氧化第一势垒层中包含的材料而形成的氧化物；第二势垒层，形成在氧化物层上；栅电极，形成在第二势垒层上；以及源极/漏极，在基板中设置在栅电极的相反两侧。
-
Patent Agency Ranking
公开(公告)号：CN102543964A
公开(公告)日：2012-07-04
申请号：CN201110364899.1
申请日：2011-11-11
Applicant: 三星电子株式会社
IPC: H01L23/64 , H01L21/02 , H01L27/108 , H01L21/8242
CPC classification number: H01L28/40 , H01L27/10852 , H01L27/10876 , H01L28/65
Abstract: 本发明提供了电容器及其形成方法、半导体存储器装置及其制造方法。一种半导体存储器装置中的电容器包括：下电极，形成在基板上，所述下电极由具有金红石晶体结构的导电金属氧化物形成；氧化钛介电层，在下电极上，氧化钛介电层具有金红石晶体结构并包括用于减小漏电流的杂质；上电极，位于氧化钛介电层上。一种形成半导体存储器装置中的电容器的方法包括以下步骤：在基板上形成下电极，所述下电极包括具有金红石晶体结构的导电金属氧化物；在下电极上形成氧化钛介电层，氧化钛介电层具有金红石晶体结构并具有用于减小漏电流的杂质；在氧化钛介电层上形成上电极。
-
公开(公告)号：CN110504264B
公开(公告)日：2025-03-18
申请号：CN201910298285.4
申请日：2019-04-15
Applicant: 三星电子株式会社
Abstract: 根据本发明构思的示例实施例的半导体装置包括：衬底，其具有第一区域和与第一区域水平地分开的第二区域；第一栅线，其位于第一区域中，第一栅线包括第一下功函数层和布置在第一下功函数层上的第一上功函数层；以及，第二栅线，其位于第二区域中，并且包括第二下功函数层，第二栅线在水平的第一方向上的宽度等于或窄于第一栅线在第一方向上的宽度，其中，第一上功函数层的最上端和第二下功函数层的最上端相对于与第一方向垂直的第二方向各自位于比第一下功函数层的最上端更高的竖直水平处。
-
公开(公告)号：CN119521762A
公开(公告)日：2025-02-25
申请号：CN202411057328.7
申请日：2024-08-02
Applicant: 三星电子株式会社
Abstract: 半导体器件可以包括：背面布线，在第一背面层间绝缘膜中；鳍型图案，在背面布线上；第二背面层间绝缘膜，在鳍型图案和第一背面层间绝缘膜之间；栅电极，在鳍型图案上；第一源/漏图案，在栅电极的一侧上；以及背面源/漏接触件，在由鳍型图案和第二背面层间绝缘膜限定的背面接触孔中。背面源/漏接触件可以连接背面布线和第一源/漏图案。背面源/漏接触件可以包括上部图案和下部图案。上部图案可以在下部图案和第一源/漏图案之间，并且可以填充第一背面接触孔的至少一部分。上部图案可以具有单导电膜结构。
-
公开(公告)号：CN118398585A
公开(公告)日：2024-07-26
申请号：CN202311336063.X
申请日：2023-10-16
Applicant: 三星电子株式会社
IPC: H01L23/482 , H01L23/48 , H01L27/092
Abstract: 一种半导体器件可以包括：衬底，该衬底包括有源图案；源极/漏极图案，该源极/漏极图案位于有源图案上；有源接触，该有源接触位于源极/漏极图案上；下电力线路，该下电力线路位于衬底中；下接触，该下接触将有源接触垂直地连接到下电力线路；导电层，该导电层位于下接触与下电力线路之间；以及电力输送网络层，该电力输送网络层位于衬底的底表面上。导电层可以包括硅(Si)和第一元素。第一元素可以包括过渡金属或类金属。第一元素的浓度可以在从下接触朝向下电力线路的方向上降低。
-
公开(公告)号：CN116053277A
公开(公告)日：2023-05-02
申请号：CN202211317477.3
申请日：2022-10-26
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L29/45 , H01L21/8238
Abstract: 一种半导体器件包括包含有源图案的衬底、在有源图案上并彼此连接的沟道图案和源极/漏极图案、以及电连接到源极/漏极图案的有源接触。有源接触包括第一阻挡金属和在第一阻挡金属上的第一填充金属，第一阻挡金属包括金属氮化物层。第一填充金属包括钼、钨、钌、钴和钒中的至少一种。第一填充金属包括具有体心立方(BCC)结构的第一结晶区和具有面心立方(FCC)结构的第二结晶区。第一填充金属中第一结晶区的比例在从60％至99％的范围内。
-
-
-
-
-
-
-
-
-
Search Results
59
records
(took 0.034 seconds)
