-
公开(公告)号：CN108206184B
公开(公告)日：2023-05-02
申请号：CN201711337133.8
申请日：2017-12-14
Applicant: 三星电子株式会社
IPC: H10B12/00 , H01L23/528
Abstract: 本发明构思涉及一种半导体存储器件。一种半导体器件包括包含有源区域的衬底。位线结构延伸跨过有源区域。着落垫设置在有源区域的端部上。第一间隔物设置在位线结构与着落垫之间。第二间隔物设置在第一间隔物与着落垫之间。空气间隔物设置在第一间隔物与第二间隔物之间。盖图案设置在着落垫的侧壁与位线结构的侧壁之间。盖图案限定空气间隔物的顶表面并包括金属性材料。
-
公开(公告)号：CN111354711A
公开(公告)日：2020-06-30
申请号：CN201910831000.9
申请日：2019-09-04
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L21/768 , H01L27/108 , H01L21/8242
Abstract: 一种半导体存储器装置可包括：衬底；位线结构，其在衬底上在一个方向上延伸，位线结构包括侧壁；存储节点接触件，其位于位线结构的侧壁上；第一间隔件和第二间隔件，它们位于位线结构的侧壁与存储节点接触件之间，第一间隔件与第二间隔件通过第一间隔件与第二间隔件之间的空间分离；位线结构上的层间电介质层，层间电介质层包括底表面；间隔件封盖图案，其从层间电介质层的底表面朝着第一间隔件与第二间隔件之间的空间向下延伸；以及着陆焊盘结构，其穿过层间电介质层，着陆焊盘结构耦接至存储节点接触件。
-
公开(公告)号：CN111063734A
公开(公告)日：2020-04-24
申请号：CN201910432864.3
申请日：2019-05-23
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L29/78
Abstract: 提供了一种半导体装置。该半导体装置包括：基底，包括第一区域和第二区域；埋入栅极结构，位于基底的第一区域中的第一凹部上；以及凹入栅极结构，位于基底的第二区域中的第二凹部上，其中，埋入栅极结构埋在基底中，凹入栅极结构的上部不埋在基底中，埋入栅极结构中的第一功函数调节层可以包括与凹入栅极结构的第二功函数调节层中包括的材料相同的材料。
-
公开(公告)号：CN110164867A
公开(公告)日：2019-08-23
申请号：CN201910108496.7
申请日：2019-02-03
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11578
Abstract: 本发明提供半导体存储器件，该半导体存储器件可包括在衬底上的第一堆叠和第二堆叠以及在第一堆叠和第二堆叠上的第一互连线和第二互连线。第一堆叠和第二堆叠中的每个可包括垂直堆叠在衬底上的半导体图案、分别连接到半导体图案的导线以及邻近半导体图案并且沿着垂直方向延伸的栅电极。第一堆叠可包括第一导线和第一栅电极，第二堆叠可以包括第二导线和第二栅电极。第一导线和第二导线的下表面可以是共面的。第一互连线可以电连接到第一导线和第二导线中的至少一条。第二互连线可以电连接到第一栅电极和第二栅电极中的至少一个。
-
公开(公告)号：CN109616474A
公开(公告)日：2019-04-12
申请号：CN201811156224.6
申请日：2018-09-26
Applicant: 三星电子株式会社
IPC: H01L27/11526 , H01L27/11551 , H01L27/11573 , H01L27/11578
Abstract: 提供了半导体存储器件。半导体存储器件包括基板。半导体存储器件包括垂直堆叠在基板上的多个存储单元晶体管。半导体存储器件包括连接到所述多个存储单元晶体管中的至少一个的源极区的第一导电线。半导体存储器件包括连接到所述多个存储单元晶体管的多个栅电极的第二导电线。此外，半导体存储器件包括连接到所述多个存储单元晶体管中的至少一个的漏极区的数据存储元件。
-
Patent Agency Ranking
公开(公告)号：CN104037125B
公开(公告)日：2018-09-11
申请号：CN201410076999.8
申请日：2014-03-04
Applicant: 三星电子株式会社
IPC: H01L27/06 , H01L21/683 , H01L21/768 , H01L23/544 , H01L27/146 , H01L23/48 , H01L21/77
Abstract: 本发明提供了半导体器件及其制造方法。制造半导体器件的方法包括：提供具有第一表面和与第一表面相反的第二表面的半导体基板；形成穿过半导体基板的一部分并从第一表面朝向第二表面延伸的对准标记和连接接触；在半导体基板的第一表面上形成第一电路使得第一电路电连接到连接接触；使半导体基板的第二表面凹陷以形成暴露对准标记和连接接触的第三表面；以及在半导体基板的第三表面上形成第二电路使得第二电路电连接到连接接触。
-
公开(公告)号：CN108206208A
公开(公告)日：2018-06-26
申请号：CN201711363980.1
申请日：2017-12-18
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L21/762
CPC classification number: H01L27/10829 , H01L21/76224 , H01L27/10814 , H01L27/10823 , H01L27/10855 , H01L27/1087 , H01L27/10876 , H01L29/4236 , H01L29/0642
Abstract: 提供了一种半导体器件。所提供的半导体器件可以具有增强的可靠性和操作特性。半导体器件包括：衬底；形成在衬底内的器件隔离膜；形成在衬底内的第一栅结构；凹陷，形成在第一栅结构的至少一侧并在衬底和器件隔离膜内，该凹陷包括上部分和下部分，其中凹陷的下部分形成在衬底内，凹陷的上部分跨过衬底和器件隔离膜形成；埋入接触，填充该凹陷；以及信息存储器，电连接到埋入接触。
-
公开(公告)号：CN108206184A
公开(公告)日：2018-06-26
申请号：CN201711337133.8
申请日：2017-12-14
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L23/528
Abstract: 本发明构思涉及一种半导体存储器件。一种半导体器件包括包含有源区域的衬底。位线结构延伸跨过有源区域。着落垫设置在有源区域的端部上。第一间隔物设置在位线结构与着落垫之间。第二间隔物设置在第一间隔物与着落垫之间。空气间隔物设置在第一间隔物与第二间隔物之间。盖图案设置在着落垫的侧壁与位线结构的侧壁之间。盖图案限定空气间隔物的顶表面并包括金属性材料。
-
公开(公告)号：CN102800693B
公开(公告)日：2016-08-10
申请号：CN201210165160.2
申请日：2012-05-24
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L29/06 , H01L23/488 , H01L27/108 , H01L21/8242
CPC classification number: G11C11/4096 , G11C11/404 , G11C11/4085 , H01L21/823437 , H01L27/10823 , H01L27/10873 , H01L27/10876 , H01L27/10891 , H01L27/10894 , H01L29/41741 , H01L29/4236 , H01L29/66484 , H01L29/66613 , H01L29/66666 , H01L29/7827 , H01L29/7831
Abstract: 本发明提供了一种半导体器件及其形成方法，在该半导体器件中由两个子栅独立地控制一个沟道区以抑制泄漏电流的产生。
-
公开(公告)号：CN100481507C
公开(公告)日：2009-04-22
申请号：CN200610107425.8
申请日：2006-07-24
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L27/02 , H01L21/336 , H01L21/822
CPC classification number: H01L29/66621 , H01L21/823481 , H01L27/10876 , H01L29/78
Abstract: 一种晶体管，包括衬底和设置在衬底中的隔离区。该隔离区限定包括上和下有源区的有源区，上有源区具有第一宽度并且下有源区具有大于第一宽度的第二宽度。绝缘栅电极穿过上有源区延伸并进入下有源区。源区和漏区设置在绝缘栅电极的不同第一和第二侧上的有源区中。绝缘栅电极可包括设置在上有源区中的上栅电极和设置在下有源区中的下栅电极，其中下栅电极比上栅电极宽。说明了相关的制造方法。
-
-
-
-
-
-
-
-
-
Search Results
56
records
(took 0.041 seconds)
