-
公开(公告)号：KR1020100048642A
公开(公告)日：2010-05-11
申请号：KR1020080107900
申请日：2008-10-31
Applicant: 삼성전기주식회사
CPC classification number: H04B17/345 , H04L43/16 , H04B1/1027
Abstract: PURPOSE: An interference detecting device for detecting interference for wireless communication and a method thereof are provided to detect interference accurately by sensing the interference only when an actual interference packet exists or the device is influenced the interference packet. CONSTITUTION: An RSSI(Received Signal Strength Indication) checker(320) compares an RSSI value of a signal received at a wireless communication device with the set RSSI threshold value. A time counter(310) counts a time, and compares a time count value with the set time threshold value. An interference generation checking unit(360) counts an interference packet, and compares the interference packet count value after a set period with a set interference packet threshold value. If the interference packet count value is larger than the interference packet threshold value, the interference generation checking unit judges the generation of the interference.
Abstract translation: 目的：提供一种用于检测无线通信干扰的干扰检测装置及其方法，用于仅在存在实际干扰分组或设备影响干扰分组时才通过感测干扰来精确检测干扰。 构成：RSSI（接收信号强度指示）检查器（320）将在无线通信设备处接收到的信号的RSSI值与设定的RSSI阈值进行比较。 时间计数器（310）对时间进行计数，并将时间计数值与设定时间阈值进行比较。 干扰产生检测单元（360）对干扰分组进行计数，并将设定的周期后的干扰分组计数值与设定的干扰分组阈值进行比较。 如果干扰分组计数值大于干扰分组阈值，则干扰生成检测部判断干扰的产生。
-
公开(公告)号：KR1020090030641A
公开(公告)日：2009-03-25
申请号：KR1020070096065
申请日：2007-09-20
Applicant: 삼성전기주식회사
CPC classification number: G06F1/3203 , G06F1/324 , G06F1/3287 , Y02D10/126 , Y02D10/171 , Y02D50/20
Abstract: A system on chip with a low power mode and an operating method thereof are provided to reduce power consumption by operating in a low power mode which is capable of turning off an RF part. A power management part operates and a main clock signal generated in the RF part is selected and supplied to a control part, thereby a normal mode(S100) is performed in which power is supplied to an RF part and a control part. A selection of the low power mode is being determined. If selection of the low power mode is not determined, a normal mode is performed(S200). If a low power mode is selected, a low power mode stops a supply of power to RF part(S300,S400). A low power mode release selection is being determined. If a low power mode release selection is not determined, a low power mode execution phase is processed. If a low power mode is released, a normal mode execution phase is processed(S500).
Abstract translation: 提供了一种具有低功率模式的片上系统及其操作方法，以通过在能够关闭RF部分的低功率模式下工作来降低功耗。 电源管理部分操作，并且在RF部分中产生的主时钟信号被选择并提供给控制部分，从而执行向RF部分和控制部分供电的正常模式（S100）。 正在确定低功耗模式的选择。 如果未选择低功率模式，则执行正常模式（S200）。 如果选择了低功耗模式，则低功耗模式将停止向RF部件供电（S300，S400）。 正在确定低功耗模式释放选择。 如果未确定低功率模式释放选择，则处理低功耗模式执行阶段。 如果释放低功率模式，则处理正常模式执行阶段（S500）。
-
公开(公告)号：KR1020090027015A
公开(公告)日：2009-03-16
申请号：KR1020070092166
申请日：2007-09-11
Applicant: 삼성전기주식회사
Inventor： 이재형
IPC: G06F9/455
CPC classification number: G06F17/5036 , G06F11/3668 , G06F2217/14
Abstract: A simulation method for reducing a simulation time is provided to group a plurality of blocks during circuit design of blocks and perform re-simulation with regard to only a group including blocks having error, thereby reducing the entire simulation time. If simulation is started(S31), initial simulation with regard to the entire function blocks of circuit design is performed(S32). It is determined whether blocks having error exist according to the simulation resulit(S32). When blocks having error exist, functional blocks during circuit design are grouped(S34). If the grouping is terminated, a signal inputted to a group including the blocks having error among the groups is stored to manufacture a new test bench(S35). Debugging is performed(S36). Only groups having defective blocks clearing error are re-simulated by using the new test bench(S37). A signal outputted from the group including the block having error is analyzed through a monitor based on the re-simulated result and it is determined whether the signal includes error(S38). If error is not generated, simulation is terminated(S39).
Abstract translation: 提供了用于减少模拟时间的模拟方法，以在块的电路设计期间对多个块进行分组，并且仅对包括具有错误的块的组进行重新模拟，从而减少整个模拟时间。 如果开始仿真（S31），则执行关于电路设计的整个功能块的初始仿真（S32）。 根据模拟重新确定是否存在具有错误的块（S32）。 当存在具有错误的块时，将电路设计期间的功能块分组（S34）。 如果分组被终止，则存储输入到包括各组之间的具有错误的块的组的信号，以制造新的测试台（S35）。 执行调试（S36）。 只有通过使用新的测试台才能重新模拟具有缺陷块清除错误的组（S37）。 通过基于重新模拟结果的监视器分析从包括具有错误的块的组中输出的信号，并且确定信号是否包括错误（S38）。 如果不产生错误，则终止仿真（S39）。
-
公开(公告)号：KR1020080051714A
公开(公告)日：2008-06-11
申请号：KR1020060123288
申请日：2006-12-06
Applicant: 삼성전기주식회사
CPC classification number: H04L27/3872 , H04B1/005 , H04B1/707 , H04B1/7163 , H04B1/71635 , H04B1/71637 , H04B2201/70705
Abstract: A dual mode WPAN(Wireless Personal Area Network) transceiver is provided to select a data communication speed according to a channel environment by implementing a low speed data communication and a high speed data communication without increasing a size of a system. A dual mode WPAN transceiver includes a low speed spread transmitting unit(110) spreading a low speed bit data having a low transmission rate to separate the low speed bit data to digital I and Q signal during a low speed mode. A high speed encoding transmitting unit(120) encodes a high speed bit data having a high transmission rate to separate the high speed bit data to digital I and Q signal during a high speed mode. An analog waveform creating unit(130) converts digital I and Q signal transmitted from the low speed spread transmitting unit or the high speed encoding transmitting unit to analog I and Q signal. A bit/symbol converting unit identifies the low bit data having the low transmission rate into at least two bits and converts data of the identified bits to a pre-mapped symbol.
Abstract translation: 提供双模式WPAN（无线个人区域网络）收发器，用于通过实现低速数据通信和高速数据通信而不增加系统的大小来根据信道环境来选择数据通信速度。 双模WPAN收发器包括低速扩展发射单元（110），其扩展具有低传输速率的低速比特数据，以在低速模式期间将低速比特数据分离成数字I和Q信号。 高速编码发送单元（120）对具有高传输速率的高速比特数据进行编码，以在高速模式期间将高速比特数据分离成数字I和Q信号。 模拟波形生成单元（130）将从低速扩展发送单元或高速编码发送单元发送的数字I和Q信号转换为模拟I和Q信号。 位/符号转换单元将具有低传输速率的低位数据识别为至少两位，并将所识别的位的数据转换为预映射符号。
-
公开(公告)号：KR100829979B1
公开(公告)日：2008-05-19
申请号：KR1020060106495
申请日：2006-10-31
Applicant: 삼성전기주식회사
Abstract: 본 발명은 저전력 모드가 구비된 SOC 및 그 구동방법에 관한 것으로, CPU, DMA, 주변 장치부 및 모뎀을 포함하는 SOC에 있어서, 상기 SOC의 주전원인 제1 전원을 공급하기 위한 제1 레귤레이터; 상기 SOC를 구동시키기 위한 기본 클럭인 제1 클럭을 발생시키는 제1 클럭 발생부; 상기 CPU, DMA, 주변 장치부 및 모뎀으로부터 입출력되는 데이터를 저장하는 제1 메모리; 상기 SOC의 상태에 따라 상기 SOC를 엑티브 모드, 대기 모드 또는 스탑 모드 중 어느 하나의 동작 모드로 동작시키기 위한 모드 제어부; 및 상기 SOC의 상태에 따라 상기 SOC를 저전력 모드로 동작시키기 위해 상기 제1 클럭보다 낮은 주파수인 제2 클럭 및 상기 제1 전원보다 낮은 전압의 제2 전원으로 동작하는 저전력 모드 제어부;를 포함한다.
SOC, 엑티브 모드, 대기 모드, 스탑모드. 저전력 모드-
Patent Agency Ranking
公开(公告)号：KR100730087B1
公开(公告)日：2007-06-19
申请号：KR1020060032520
申请日：2006-04-10
Applicant: 삼성전기주식회사
IPC: H04B1/709
Abstract: A non-coherent demodulator is provided to calculate a correlation value with a symbol by using a complex number operation value calculated by one correlation calculator, thereby realizing the non-coherent demodulator by only one differentiator. A differentiator(41) delays I/Q receiving signals outputted from an IF(Intermediate Frequency) port(40) of a receiver as many as intervals of unit samples(sp), and differentiates the delayed signals. Non-coherent detectors(42) calculate correlation between the receiving signals and equivalent symbols by using the differentiated receiving signals outputted from the differentiator(41). A symbol decider(43) detects a maximum correlation result value by comparing outputted results of the plural non-coherent detectors(42), and decides a symbol value of a PN(Pseudo Noise) code having a maximum correlation result as a symbol of the receiving signals.
Abstract translation: 提供一个非相干解调器，通过使用由一个相关计算器计算的复数运算值来计算与符号的相关值，从而仅用一个微分器实现非相干解调器。 微分器（41）将从接收器的IF（中频）端口（40）输出的I / Q接收信号延迟单位采样（sp）的间隔，并且对延迟的信号进行微分。 非相干检测器（42）通过使用从微分器（41）输出的微分接收信号来计算接收信号和等效符号之间的相关性。 符号判定器（43）通过比较多个非相干检测器（42）的输出结果来检测最大相关结果值，并且将具有最大相关结果的PN（伪噪声）码的符号值确定为 接收信号。
-
-
公开(公告)号：KR1020150076958A
公开(公告)日：2015-07-07
申请号：KR1020130165714
申请日：2013-12-27
Applicant: 삼성전기주식회사
IPC: H03L7/099
CPC classification number: H03C3/24 , H03C3/0958
Abstract: 본발명은전압조절장치및 전압조절방법, 그를이용한주파수합성기에관한것으로, 본발명의일 구현예에따른전압조절장치는전압제어발진기의모듈레이션을위한제어전압을제공한다. 상기전압조절장치는, 직렬연결된복수의등가저항을포함하는저항어레이부, 상기전압제어발진기로부터출력된제1 발진신호를, 소정의고정클럭으로카운트하는카운터부및 상기카운터부의출력을이용하여, 상기제어전압을생성하는데필요한상기복수의등가저항중 적어도일부를결정하여트리밍하는저항분배부를포함한다.
Abstract translation: 本发明涉及一种用于控制电压的装置和方法，以及使用该装置和方法的频率合成器。 根据本发明的实施例的用于控制电压的装置提供用于调制压控振荡器的控制电压。 用于控制电压的装置包括：电阻阵列单元，包括串联连接的多个等效电阻; 计数器单元，其以一定的固定时钟对从压控振荡器输出的第一振荡信号进行计数; 以及电阻分配单元，其通过使用计数器单元的输出并修整来确定产生控制电压所需的等效电阻中的至少一部分。
-
公开(公告)号：KR101483855B1
公开(公告)日：2015-01-16
申请号：KR1020130044225
申请日：2013-04-22
Applicant: 삼성전기주식회사
CPC classification number: H03C3/0925 , H03C3/0933 , H03C3/0941 , H03C3/0958 , H03C3/0991
Abstract: 본 발명은 PLL 다이렉트 모듈레이터 및 그 모듈레이터에서의 주파수 이득 부정합 보상 방법에 관한 것이다.
본 발명의 PLL 다이렉트 모듈레이터는 위상-주파수 검출기(PFD), 전하 펌프(CP), 루프 필터, 전압제어 발진기(VCO), 분주기 및 시그마 델타 모듈레이터를 포함하는 PLL 다이렉트 모듈레이터에 있어서, 상기 분주기와 VCO 사이에는 분주기로부터 주파수 신호를 입력받고, 외부로부터 공급되는 변조 데이터를 입력받아 상기 VCO의 주파수를 변조하는 주파수 이득 부정합 보상부가 설치된다.
이와 같은 본 발명에 의하면, 주파수 이득 부정합 보상부에 의해 주파수 이득 부정합을 보상함으로써 PLL 모듈레이터에서의 주파수 이득 부정합을 줄일 수 있다.-
公开(公告)号：KR1020140126106A
公开(公告)日：2014-10-30
申请号：KR1020130044225
申请日：2013-04-22
Applicant: 삼성전기주식회사
CPC classification number: H03C3/0925 , H03C3/0933 , H03C3/0941 , H03C3/0958 , H03C3/0991
Abstract: 본 발명은 PLL 다이렉트 모듈레이터 및 그 모듈레이터에서의 주파수 이득 부정합 보상 방법에 관한 것이다.
본 발명의 PLL 다이렉트 모듈레이터는 위상-주파수 검출기(PFD), 전하 펌프(CP), 루프 필터, 전압제어 발진기(VCO), 분주기 및 시그마 델타 모듈레이터를 포함하는 PLL 다이렉트 모듈레이터에 있어서, 상기 분주기와 VCO 사이에는 분주기로부터 주파수 신호를 입력받고, 외부로부터 공급되는 변조 데이터를 입력받아 상기 VCO의 주파수를 변조하는 주파수 이득 부정합 보상부가 설치된다.
이와 같은 본 발명에 의하면, 주파수 이득 부정합 보상부에 의해 주파수 이득 부정합을 보상함으로써 PLL 모듈레이터에서의 주파수 이득 부정합을 줄일 수 있다.Abstract translation: 本发明涉及调制器中的锁相环（PLL）直接调制器和频率增益失配补偿方法。 本发明的PLL直接调制器包括相位频率检测器（PFD），电荷泵（CP），环路滤波器，压控振荡器（VCO），分频器和Σ-Δ调制器。 在分频器和VCO之间安装了一个频率增益失配补偿器。 频率增益失配补偿器从分频器接收频率信号和从外部提供的调制数据，并调制VCO的频率。 根据本发明，通过频率增益失配补偿器补偿频率增益失配，从而降低PLL调制器中的频率增益失配。
-
-
-
-
-
-
-
-
-
Search Results
48
records
(took 0.027 seconds)
