公开(公告)号：KR101461601B1

公开(公告)日：2014-11-20

申请号：KR1020140054877

申请日：2014-05-08

Applicant: 삼성전자주식회사 ,  글로벌파운드리즈 싱가포르 피티이 엘티디 ,  인터내셔널 비즈니스 머신즈 코오퍼레이션

Inventor： 김재학 ,  보닐라,그리셀다 ,  몰리스,스티븐이. ,  레스타이노,다릴디. ,  쇼바,호사두르가 ,  위도도,조니

IPC: H01L21/28 ,  H01L21/304

CPC classification number: H01L23/53233 ,  H01L21/76826 ,  H01L21/76829 ,  H01L21/76832 ,  H01L21/76876 ,  H01L21/76883 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 반도체 집적 회로 장치의 제조 방법이 제공된다. 반도체 집적 회로 장치의 제조 방법은 반도체 기판 상에 절연막을 형성하고, 절연막 내에 다마신 배선을 형성하고, 다마신 배선이 형성된 반도체 기판을 제1 플라즈마 처리하고, 다마신 배선 및 절연막 상에 제1 장벽층을 형성하고, 제1 장벽층이 형성된 반도체 기판을 제2 플라즈마 처리하는 것을 포함한다.

公开(公告)号：KR101458019B1

公开(公告)日：2014-11-04

申请号：KR1020080045129

申请日：2008-05-15

Applicant: 삼성전자주식회사 ,  인터내셔널 비즈니스 머신즈 코오퍼레이션 ,  글로벌파운드리즈 싱가포르 피티이 엘티디

Inventor： 김재학 ,  보닐라,그리셀다 ,  몰리스,스티븐이. ,  레스타이노,다릴디. ,  쇼바,호사두르가 ,  위도도,조니

IPC: H01L21/28 ,  H01L21/304

CPC classification number: H01L23/53233 ,  H01L21/76826 ,  H01L21/76829 ,  H01L21/76832 ,  H01L21/76876 ,  H01L21/76883 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 반도체 집적 회로 장치의 제조 방법이 제공된다. 반도체 집적 회로 장치의 제조 방법은 금속 배선을 포함하는 제1 절연막을 기판 상에 형성하고, 금속 배선의 상부 표면 및 제1 절연막을 제1 산소-제거 플라즈마에 노출시켜 금속 배선의 상부 표면에 포함된 산소를 제거하고, 금속 배선의 상부 표면 및 제1 절연막 상에 제1 절연 장벽층을 형성하고, 제1 절연 장벽층을 제2 산소 제거 플라즈마에 노출시켜 금속 배선의 상부 표면에 표함된 산소를 제거하는 것을 포함한다.
반도체 집적 회로 장치, 금속 산화막, 플라즈마

公开(公告)号：KR101394438B1

公开(公告)日：2014-05-14

申请号：KR1020080044545

申请日：2008-05-14

Applicant: 삼성전자주식회사 ,  글로벌파운드리즈 싱가포르 피티이 엘티디

Inventor： 김재학 ,  리,징후이 ,  리우,우핑 ,  위도도,조니

IPC: H01L21/28

CPC classification number: H01L21/31144 ,  H01L21/76802 ,  H01L21/76808 ,  H01L21/76814 ,  H01L2221/1063

Abstract: 본 발명의 일 실시예에 의한 반도체 소자의 제조 방법은, 기판 상에 제1 도전 패턴을 형성하고, 제1 도전 패턴 상에 식각 정지막을 형성하고, 식각 정지막 상에 층간 절연막을 형성하고, 층간 절연막 상에 하드 마스크를 형성하고, 하드 마스크 및 층간 절연막을 수직으로 관통하여 식각 정지막을 선택적으로 노출시키는 비아 홀을 형성하고, 비아 홀이 형성된 하드 마스크의 폭을 비아 홀이 형성된 층간 절연막의 폭보다 넓게하고, 비아 홀 내벽으로 노출된 층간 절연막의 측벽에 반응층을 형성하고, 반응층을 제거하고, 비아 홀 내부에 도전체를 채워 제2 도전 패턴을 형성하는 것을 포함한다.
저유전율, 층간 절연막, 하드 마스크, 언더컷

公开(公告)号：KR1020090116477A

公开(公告)日：2009-11-11

申请号：KR1020080042451

申请日：2008-05-07

Applicant: 삼성전자주식회사

Inventor： 이경우 ,  신홍재 ,  김재학 ,  추재욱

IPC: H01L21/31 ,  H01L21/28 ,  H01L21/324

CPC classification number: H01L21/7682 ,  H01L21/02126 ,  H01L21/02203 ,  H01L21/02271 ,  H01L21/02282 ,  H01L21/02304 ,  H01L21/02348 ,  H01L21/02351 ,  H01L21/02362 ,  H01L21/31695

Abstract: PURPOSE: A method of manufacturing a semiconductor device including an ultra low dielectric constant film is provided to suppress a possibility of stress due to shrink of a low-dielectric film by removing a pore generating material from the low dielectric film before or after forming metal interconnection. CONSTITUTION: In a method of manufacturing a semiconductor device including an ultra low dielectric constant film, an interlayer insulating film(20) includes a plurality of porogens on a substrate(10) is formed. A plurality of first pores(26a) are formed within the interlayer insulating film by removing a partial one of the plural porogens. A recess is formed by etching a part of the interlayer insulating film in which the first pores are formed. A wiring pattern is formed within the recess, and a plurality of second pores(28a) are formed within the interlayer insulating film by removing a part progen of the remainder. The interlayer insulating film includes the first porogens and the second porogens which have different decomposition temperatures.

Abstract translation: 目的：提供一种制造包括超低介电常数膜的半导体器件的方法，以通过在形成金属互连之前或之后从低电介质膜除去孔产生材料来抑制由于低电介质膜的收缩引起的应力的可能性 。 构成：在制造包括超低介电常数膜的半导体器件的方法中，层间绝缘膜（20）包括在基片（10）上的多个致孔剂。 通过除去多个致孔剂中的一部分，形成在层间绝缘膜内的多个第一孔（26a）。 通过蚀刻形成有第一孔的层间绝缘膜的一部分形成凹部。 在凹部内形成布线图案，并且通过除去其余部分的原子，在层间绝缘膜内形成多个第二孔（28a）。 层间绝缘膜包括具有不同分解温度的第一致孔剂和第二致孔剂。

公开(公告)号：KR100593737B1

公开(公告)日：2006-06-28

申请号：KR1020040005520

申请日：2004-01-28

Applicant: 삼성전자주식회사

Inventor： 이경우 ,  신홍재 ,  김재학 ,  위영진 ,  이승진 ,  박기관

IPC: H01L21/28

CPC classification number: H01L21/76808 ,  H01L21/76801 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/76814 ,  H01L21/76829

Abstract: 반도체 소자의 배선 방법 및 배선 구조체를 제공한다. 상기 반도체 소자의 배선방법은 반도체기판 상에 층간절연막을 형성하는 것을 구비하되, 상기 층간절연막은 탄소 도핑된 저유전율막으로 형성한다. 상기 층간절연막 상에 상기 층간절연막의 산화를 방지하기 위한 산화방지막을 형성한다. 상기 산화방지막 상에 산화물 캐핑층을 형성한다. 상기 산화물 캐핑층, 상기 산화방지막 및 상기 층간절연막을 관통하는 비아홀을 형성한다. 상기 비아홀 내에 도전막 패턴을 형성한다.
OSG, undercut, SiCN, oxide capping layer

Abstract translation: 提供半导体元件和布线结构的布线方法。 布线半导体器件的方法包括在半导体衬底上形成层间绝缘膜，其中层间绝缘膜由碳掺杂低介电常数膜形成。 用于防止层间绝缘膜氧化的防氧化膜形成在层间绝缘膜上。 并且在氧化防止膜上形成氧化物覆盖层。 形成贯穿氧化物盖层，氧化防止膜和层间绝缘膜的通孔。 导电膜图案形成在通孔中。

公开(公告)号：KR100583957B1

公开(公告)日：2006-05-26

申请号：KR1020030087351

申请日：2003-12-03

Applicant: 삼성전자주식회사

Inventor： 김재학 ,  문영준 ,  이경우 ,  황정욱

IPC: H01L21/28

CPC classification number: H01L21/76808 ,  H01L21/31144

Abstract: 희생금속산화막을 채택하여 이중다마신 금속배선을 형성하는 방법이 개시된다. 이 방법은 반도체기판을 준비하는 것을 포함한다. 상기 반도체기판 상에 층간절연막을 형성하고, 상기 층간절연막을 패터닝하여 예비비아홀을 형성한다. 상기 예비비아홀이 형성된 반도체기판 상에 상기 예비비아홀을 채우고 상기 층간절연막 상부면을 덮는 희생비아보호막을 형성한다. 상기 희생비아보호막 상에 희생금속산화막을 형성하고, 상기 희생금속산화막을 패터닝하여 상기 예비비아홀의 상부를 가로지르고, 상기 희생비아보호막을 노출시키는 개구부를 갖는 희생금속산화패턴을 형성한다. 상기 희생금속산화패턴을 식각마스크로 사용하여 상기 희생비아보호막 및 상기 층간절연막을 식각하여 상기 층간절연막 내에 위치하는 트렌치를 형성한다.
희생금속산화막(sacrificial metal oxide layer), 캐핑층(capping layer), 희생비아보호막(sacrificial via protecting layer), 트렌치(trench)

公开(公告)号：KR100546337B1

公开(公告)日：2006-01-26

申请号：KR1020030044852

申请日：2003-07-03

Applicant: 삼성전자주식회사

Inventor： 이경우 ,  이수근 ,  박완재 ,  김재학

IPC: H01L21/28

CPC classification number: H01L21/76808

Abstract: 듀얼 다마신 영역이 형성되는 절연막은 유전율 3.3 이하의 하이브리드형 절연막으로, 비아 충전재는 탄소가 없는 무기물로 형성하는 듀얼 다마신 배선 제조 방법이 제공된다. 전기적 특성이 향상되고 결함이 발생하지 않는 듀얼 다마신 배선 제조 방법이 제공된다.
듀얼 다마신, 하이브리드형 저유전율막, 유기 실리케이트 글래스, HSQ

公开(公告)号：KR1020050077457A

公开(公告)日：2005-08-02

申请号：KR1020040005520

申请日：2004-01-28

Applicant: 삼성전자주식회사

Inventor： 이경우 ,  신홍재 ,  김재학 ,  위영진 ,  이승진 ,  박기관

IPC: H01L21/28

CPC classification number: H01L21/76808 ,  H01L21/76801 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/76814 ,  H01L21/76829

Abstract: 반도체 소자의 배선 방법 및 배선 구조체를 제공한다. 상기 반도체 소자의 배선방법은 반도체기판 상에 층간절연막을 형성하는 것을 구비하되, 상기 층간절연막은 탄소 도핑된 저유전율막으로 형성한다. 상기 층간절연막 상에 산화방지막을 형성한다. 상기 산화방지막 상에 산화물 캐핑층을 형성한다. 상기 산화물 캐핑층, 상기 산화방지막 및 상기 층간절연막을 관통하는 비아홀을 형성한다. 상기 비아홀 내에 도전막 패턴을 형성한다.

公开(公告)号：KR1020050054064A

公开(公告)日：2005-06-10

申请号：KR1020030087351

申请日：2003-12-03

Applicant: 삼성전자주식회사

Inventor： 김재학 ,  문영준 ,  이경우 ,  황정욱

IPC: H01L21/28

CPC classification number: H01L21/76808 ,  H01L21/31144

Abstract: 희생금속산화막을 채택하여 이중다마신 금속배선을 형성하는 방법이 개시된다. 이 방법은 반도체기판을 준비하는 것을 포함한다. 상기 반도체기판 상에 층간절연막을 형성하고, 상기 층간절연막을 패터닝하여 예비비아홀을 형성한다. 상기 예비비아홀이 형성된 반도체기판 상에 상기 예비비아홀을 채우고 상기 층간절연막 상부면을 덮는 희생비아보호막을 형성한다. 상기 희생비아보호막 상에 희생금속산화막을 형성하고, 상기 희생금속산화막을 패터닝하여 상기 예비비아홀의 상부를 가로지르고, 상기 희생비아보호막을 노출시키는 개구부를 갖는 희생금속산화패턴을 형성한다. 상기 희생금속산화패턴을 식각마스크로 사용하여 상기 희생비아보호막 및 상기 층간절연막을 식각하여 상기 층간절연막 내에 위치하는 트렌치를 형성한다.

公开(公告)号：KR100434508B1

公开(公告)日：2004-06-05

申请号：KR1020020045610

申请日：2002-08-01

Applicant: 삼성전자주식회사

Inventor： 김재학 ,  이수근 ,  이경우

IPC: H01L21/28

CPC classification number: H01L21/76834 ,  H01L21/76807 ,  H01L21/76829 ,  H01L21/76831 ,  H01L21/76877

Abstract: A method for forming a metal interconnection layer of a semiconductor device comprises forming a film including a material selective to a medium used in an ashing process on an interlayer insulating film. The method comprises transforming the film during the ashing process to form an interconnection pattern having a dual damascene structure. A dielectric material such as copper is deposited on the interconnection pattern, which is planarized through CMP, thereby forming a via contact having a single damascene structure without a recess therein.

Abstract translation: 一种用于形成半导体器件的金属互连层的方法包括在层间绝缘膜上形成包括对在灰化工艺中使用的介质有选择性的材料的膜。 该方法包括在灰化过程期间转换膜以形成具有双镶嵌结构的互连图案。 诸如铜的电介质材料被沉积在通过CMP平坦化的互连图案上，由此形成具有其中没有凹陷的单镶嵌结构的通孔触点。