-
公开(公告)号：KR1020130034379A
公开(公告)日：2013-04-05
申请号：KR1020110098359
申请日：2011-09-28
Applicant: 삼성전자주식회사
CPC classification number: H01J1/52 , B05D1/42 , B05D5/08 , H05K9/009 , Y10T428/31511 , Y10T428/3154 , Y10T428/31663 , Y10T428/31786
Abstract: PURPOSE: A super hydrophobic electromagnetic field shielding material and a method for preparing the same are provided to secure a super hydrophobic property by forming at least two recess patterns on a surface. CONSTITUTION: A super hydrophobic electromagnetic field shielding material(30) comprises a curing resin and a carbon material. The carbon material is 3 to 20 weight %. The super hydrophobic electromagnetic field shielding material includes a first recess pattern(40) and a second recess pattern(50). The first recess pattern includes a first recess groove formed in a solid surface. The second recess pattern includes a second recess groove(51). The size of the second recess groove(51) is smaller than that of the first recess groove. The second recess pattern is formed in the surface of the super hydrophobic electromagnetic field shielding material.
Abstract translation: 目的：提供超疏水电磁场屏蔽材料及其制备方法，以通过在表面上形成至少两个凹槽图案来确保超疏水性。 构成：超疏水电磁场屏蔽材料（30）包括固化树脂和碳材料。 碳材料为3〜20重量％。 超疏水电磁场屏蔽材料包括第一凹槽图案（40）和第二凹槽图案（50）。 第一凹槽图案包括形成在固体表面中的第一凹槽。 第二凹部图案包括第二凹槽（51）。 第二凹槽（51）的尺寸小于第一凹槽的尺寸。 在超疏水电磁场屏蔽材料的表面形成第二凹槽图案。
-
公开(公告)号：KR100850716B1
公开(公告)日：2008-08-06
申请号：KR1020060120510
申请日：2006-12-01
Applicant: 삼성전자주식회사
IPC: G03G15/02
CPC classification number: G03G15/348 , G03G2217/0075
Abstract: 구조 및 제작공정을 간소화할 수 있으며, 소형화에 기여할 수 있는 이미지형성체 및 그 제조방법이 개시된다. 이미지형성체는 복수개의 링 전극이 서로 이격되게 외주면에 형성되며 길이 방향을 따라 슬롯이 형성된 이미지드럼, 동일선 상에서 각 링 전극과 일대일 대응되게 전기적으로 연결되는 복수개의 연결전극을 구비하며 일단이 슬롯에 수용되도록 이미지드럼의 내부에 배치되는 연결부재를 포함한다.
이미지형성체, 이미지드럼, 링 전극, 연결전극, 일대일-
公开(公告)号：KR1020080056598A
公开(公告)日：2008-06-23
申请号：KR1020060129693
申请日：2006-12-18
Applicant: 삼성전자주식회사
Abstract: An apparatus and a method for inspecting an image forming body are provided to detect capacitance change of the image forming body using a non-contact method without coating a toner in order to carry out the electric feature test of the ring electrodes. An apparatus for inspecting an image forming body(100) comprises includes a plurality of ring electrodes(110), an insulating layer(120), a sensing member(200), and a discrimination part. The sensing member, placed near the image forming body, corresponds to capacitance change generated between the ring electrode and the sensing member according to a driving signal to the ring electrodes so as to generate a measurement signal. The discrimination part discriminates the driven state of the ring electrode, using the measurement signal. The sensing member includes a circular arc surface(210) corresponding to the outer peripheral surface of the image forming body. The circular arc surface covers a part of the outer peripheral surface of the ring electrode and forms a sensing area.
Abstract translation: 提供了一种用于检查图像形成体的装置和方法，以便在不涂覆调色剂的情况下使用非接触方法检测图像形成体的电容变化，以进行环形电极的电特征测试。 用于检查图像形成体（100）的装置包括多个环形电极（110），绝缘层（120），感测构件（200）和鉴别部分。 位于图像形成体附近的感测构件对应于根据向环形电极的驱动信号在环形电极和感测构件之间产生的电容变化，以产生测量信号。 判别部使用测定信号来判别环状电极的驱动状态。 感测构件包括对应于图像形成体的外周表面的圆弧表面（210）。 圆弧表面覆盖环形电极的外周表面的一部分并形成感测区域。
-
公开(公告)号：KR100819883B1
公开(公告)日：2008-04-07
申请号：KR1020060015402
申请日：2006-02-17
Applicant: 삼성전자주식회사
CPC classification number: H01L33/483 , H01L33/62 , H01L33/64 , H01L33/641 , H01L2224/73265 , H01L2224/48091 , H01L2924/00014
Abstract: 방열 성능을 향상 시킬 수 있고 제작공정을 간소화할 수 있는 발광소자 패키지 및 그 제조방법이 개시된다. 발광소자 패키지는 캐비티를 포함하는 방열기판, 캐비티에 형성되는 제1도선패턴, 제1도선패턴 상에 장착되는 발광소자, 제1도선패턴과 전기적으로 분리되도록 제1도선패턴의 주변에 형성되어 제1도선패턴과 함께 발광소자의 작동에 필요한 전원을 인가하는 제2도선패턴을 포함한다. 열전도도가 우수한 재질로 구성된 방열기판을 통해 방열 성능을 향상시킬 수 있으며 작동온도의 상승에 따른 발광소자의 성능 및 수명 저하를 방지할 수 있다.
발광소자, 방열기판, 금속모재, 캐비티, 도선패턴, 전극부-
公开(公告)号：KR100664316B1
公开(公告)日：2007-01-04
申请号：KR1020040111255
申请日：2004-12-23
Applicant: 삼성전자주식회사
CPC classification number: H01L27/14618 , H01L27/14625 , H01L27/14685 , H01L2224/32225 , H01L2224/48227 , H01L2224/48465 , H01L2224/73265 , H01L2924/01079 , H01L2924/15311 , H01L2924/00
Abstract: 이미지 센서 패키지 및 고체촬상장치가 개시된다. 개시된 본 발명에 의한 이미지 센서 패키지는 웨이퍼상에 이미지 센서와 접속패드를 구비하는 이미지 센서 칩이 구비되고, 접착제에 의해 이미지 센서 칩 상부면에 투명판이 접착된다. 그리고 접속패드에 접속수단이 형성된다. 이미지 센서 패키지는 접속수단에 의해 고체촬상장치의 메인보드와 신호교환하도록 연결된다.
이미지 센서, 패키지, 고체촬상장치, 신호교환, 접속수단, 메인보드-
Patent Agency Ranking
公开(公告)号：KR100645426B1
公开(公告)日：2006-12-19
申请号：KR1020000057517
申请日：2000-09-29
Applicant: 삼성전자주식회사
IPC: B41J2/035
Abstract: 본 발명은 잉크 챔버 내로 잉크가 공급되는 유로 구조를 개선한 열분사 방식의 잉크젯 프린터 헤드에 관한 것이다. 본 발명에 따른 잉크젯 프리터 헤드는, 잉크가 공급되는 주공급로가 중앙부를 관통하여 형성되며 주공급로에 수직하게 연통되는 잉크 공급로가 형성되는 기판, 기판상에 형성된 가열부, 잉크가 충전되는 잉크챔버의 측벽을 형성함과 동시에 잉크 공급로의 상면을 형성하도록 기판상에 적층되는 잉크 챔버 배리어, 가열부에 대향하는 노즐을 가지며 잉크 챔버 배리어상에 적층되는 노즐판 및 잉크 챔버와 잉크 공급로를 연결하는 제 1 유로 연결부를 포함하여 구성된다. 본 발명에 의하면, 역류방지를 위하여 잉크 공급로상에 별도의 구조물을 설치할 필요가 없으므로 잉크 공급로의 가공 공정을 단순화하여 잉크젯 프린터 헤드의 제조 비용을 절감할 수 있다.
잉크젯 프린터 헤드, 잉크 공급로, 잉크 챔버, 유로연결부-
37.发明授权ＳＯＩ 웨이퍼를 사용한 캡 웨이퍼 제조방법, 제조된 캡웨이퍼를 사용한 반도체 칩 제조방법 및 제조된 반도체 칩 失效SOI应用程序，用户指南，附录，附录，附录，附录，附录，说明书，附录，附图及附图中的详细说明
公开(公告)号：KR100643769B1
公开(公告)日：2006-11-10
申请号：KR1020050064138
申请日：2005-07-15
Applicant: 삼성전자주식회사
Abstract: A cap wafer manufacturing method, a semiconductor chip manufacturing method using a cap wafer and a semiconductor chip thereby are provided to simplify manufacturing processes and to reduce fabrication costs by acquiring easily through holes using an SOI wafer. An SOI wafer comprises an upper silicon layer(210), an insulating layer(220) and a lower silicon layer(230). A plurality of through holes(240) are formed on the resultant structure by etching selectively the upper silicon layer. The plurality of through holes are used for exposing the insulating layer to the outside. A plating process is performed on the through holes. The thickness of the upper silicon layer is in a predetermined range of 40 to 50 mum.
Abstract translation: 提供帽晶片制造方法，使用帽晶片和半导体芯片的半导体芯片制造方法，以通过使用SOI晶片容易获得通孔来简化制造工艺并降低制造成本。 SOI晶片包括上硅层（210），绝缘层（220）和下硅层（230）。 通过选择性地蚀刻上硅层而在所得结构上形成多个通孔（240）。 多个通孔用于将绝缘层暴露于外部。 在通孔上执行电镀工艺。 上硅层的厚度在40至50μm的预定范围内。
-
公开(公告)号：KR1020060037655A
公开(公告)日：2006-05-03
申请号：KR1020040086676
申请日：2004-10-28
Applicant: 삼성전자주식회사
IPC: H01L23/28
CPC classification number: B81C1/00301 , Y10T29/49117
Abstract: 패키징 기판의 제조방법이 개시된다. 본 제조방법은, (a) 기판 하부 표면의 소정 영역을 식각하여 함몰부를 제작하는 단계, (b) 기판 상부표면에 씨드층을 적층하는 단계, (c) 함몰부 내부에서, 기판 하부 표면의 소정 영역을 식각하여 씨드층까지 연결되는 적어도 하나의 비아홀을 제작하는 단계, 및, (d) 씨드층을 이용하여 비아홀 내부를 도금하여, 기판 상하부를 연결하는 전극을 제작하는 단계를 포함한다. 바람직하게는, 기판 상하부 표면에 전극과 연결되는 제1 및 제2패드를 제작하는 단계를 더 포함할 수 있다. 이에 따라, 제2패드를 본딩물질로 이용하여 패키징 할 수 있게 된다. 결과적으로, 패키징 기판의 제조공정 및 패키징 공정을 단순화할 수 있게 된다.
패키징 기판, 비아홀, 도금, 함몰부, 씨드층, 메탈마스크-
公开(公告)号：KR1020060023775A
公开(公告)日：2006-03-15
申请号：KR1020040072630
申请日：2004-09-10
Applicant: 삼성전자주식회사
IPC: H01L21/60
CPC classification number: H01L23/5389 , G01L19/146 , H01L23/5387 , H01L24/24 , H01L2224/24051 , H01L2924/01005 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/01079 , H01L2924/01082 , H01L2924/10253 , H01L2924/14 , H01L2924/19041 , H01L2924/30105 , H01L2924/30107 , H05K1/185 , H05K1/189 , H01L2924/00
Abstract: 유연소자, 유연압력센서, 및 이들의 제조방법이 제공된다. 본 유연소자는, 유연한 물질로 제작되어 유연성을 갖는 제1 유연기판, 소정 두께로 제작되어 유연성을 가지며 제1 유연기판 위에 부착되는 능동소자 및 유연한 물질로 제작되어 유연성을 가지며 능동소자 위에 증착되는 제2 유연기판을 포함한다. 본 발명에 따른, 유연소자와 유연압력센서는 높은 유연성을 가지기 때문에, 생명체, 인체 등에 이식되어 의료용으로 사용될 수 있고, 곡면에도 삽입가능하므로, 반도체 패키지소자가 삽입될 수 있는 공간상의 제약을 허물수 있는데 기여한다.
유연성, 능동소자, 유연기판, 압력센서-
公开(公告)号：KR1020060010124A
公开(公告)日：2006-02-02
申请号：KR1020040058719
申请日：2004-07-27
Applicant: 삼성전자주식회사
CPC classification number: B81B7/007 , H01L23/04 , H01L2224/48463 , H01L2924/01078 , H01L2924/01079 , H01L2924/01322 , H01L2924/10253 , H01L2924/16235 , H01L2924/00015 , H01L2924/00
Abstract: A cap wafer including a cavity, a packaged semiconductor including the cap wafer, and a method of fabricating the cap wafer. The cap wafer includes a cavity formed in an area of a lower surface of the cap wafer; and at least one feed-through penetrating through upper and lower surfaces of the cap wafer so as to be connected to the cavity. The packaged semiconductor includes a base wafer including an upper surface including an area in which a circuit device is formed; a cap wafer including a lower surface including an area in which a cavity having a predetermined size is formed, the cap wafer being combined with the base wafer to position the circuit device in the cavity so as to package the circuit device; and at least one feed-through penetrating through upper and lower portions of the cap wafer so as to be connected to the cavity and electrically connected to the circuit device.
-
-
-
-
-
-
-
-
-
Search Results
135
records
(took 0.032 seconds)
