-
公开(公告)号：KR1020010003221A
公开(公告)日：2001-01-15
申请号：KR1019990023427
申请日：1999-06-22
Applicant: 삼성전자주식회사
Inventor： 정재용
IPC: G11C16/00
CPC classification number: G11C16/08
Abstract: PURPOSE: A NAND flash memory device and a method for programming are provided to minimize a substrate voltage bouncing to prevent an under program and a program disturbance. CONSTITUTION: A nonvolatile memory device includes a plurality of memory blocks, a plurality of block selecting control circuits(20_1-20_i), and a controller(100). The plurality of memory blocks includes a plurality of memory cells which each are arranged with a matrix form of rows and columns. The plurality of block selecting control circuits correspond to the memory blocks and respectively connect the rows of a corresponding memory block to corresponding driving lines during a program cycle. The controller controls the block selecting control circuits so that each row of the memory blocks is connected to the corresponding driving lines during a bit line set up period and a recovery period. Each row of the memory blocks is set up with a predetermined voltage during the bit line set up period of the program cycle.
Abstract translation: 目的：提供NAND闪速存储器件和编程方法以最小化衬底电压跳动以防止程序和程序干扰。 构成：非易失性存储装置包括多个存储块，多个块选择控制电路（20_1-20_i）和控制器（100）。 多个存储块包括多个存储单元，每个存储单元以行和列的矩阵形式排列。 多个块选择控制电路对应于存储块，并且在编程周期期间分别将对应的存储块的行连接到相应的驱动线。 控制器控制块选择控制电路，使得每一行的存储块在位线建立周期和恢复周期期间连接到相应的驱动线。 在编程周期的位线建立期间，存储器块的每一行都被设定为预定的电压。
-
公开(公告)号：KR1019980055054A
公开(公告)日：1998-09-25
申请号：KR1019960074260
申请日：1996-12-27
Applicant: 삼성전자주식회사
Inventor： 정재용
IPC: H01L21/02
Abstract: 종형의 튜브 하측에서 다수개의 웨이퍼를 장착한 보트의 하측 부위를 받쳐 지지하며 승· 하강시켜 투입하거나 빼내도록 하는 반도체설비의 보트 지지장치에 관한 것이다.
본 발명은 상측 중심 부위에 다수개의 웨이퍼가 장착되는 보트를 받쳐 지지하며, 제조설비의 일측에 승· 하강 가능하게 설치되어 상기 보트를 승· 하강시키도록 하는 플랜지를 포함한 반도체설비의 보트 지지장치에 있어서, 상기 플랜지에 보트의 수평 상태를 확인하도록 하는 수평상태 감지장치가 착탈 가능하게 설치됨을 특징으로 한다.
따라서, 본 발명에 의하면, 보트의 수평상태를 수시로 확인하게 됨에 따라 공정가스가 웨이퍼상에서 균일하게 반응하게 되고, 승· 하강시 웨이퍼의 이탈을 예방하게 됨에 따라 웨이퍼의 손상 및 깨짐 현상을 방지하게 되는 효과가 있다.-
公开(公告)号：KR20210017291A
公开(公告)日：2021-02-17
申请号：KR20190096325
申请日：2019-08-07
Applicant: 삼성전자주식회사
Abstract: 본개시의기술적사상에따른비휘발성메모리장치는, 컨트롤러로부터클럭신호를수신하도록구성된클럭핀, 컨트롤러로부터클럭신호에동기화된커맨드및 어드레스를수신하도록구성된제1 입출력핀, 컨트롤러로부터클럭신호에동기화된데이터를수신하도록구성된제2 입출력핀, 제1 동작속도로동작하며제1 입출력핀을통해수신된커맨드및 어드레스를버퍼링하는커맨드/어드레스버퍼, 복수의메모리셀들을포함하는메모리셀 어레이, 그리고커맨드/어드레스버퍼에버퍼링된커맨드및 어드레스를기초로복수의메모리셀들에대한동작을제어하도록구성된제어로직을포함한다.
-
公开(公告)号：KR101923157B1
公开(公告)日：2018-11-28
申请号：KR1020120017986
申请日：2012-02-22
Applicant: 삼성전자주식회사
CPC classification number: G06F12/0246 , G06F11/1068 , G11C7/1006 , G11C11/5628 , G11C16/10 , G11C2211/5641
Abstract: 여기에는버퍼프로그램동작을통해 1-비트데이터가저장되는제 1 데이터영역과메인프로그램동작을통해 3-비트데이터가저장되는제 2 데이터영역을갖는불 휘발성메모리장치및; 상기불 휘발성메모리장치를제어하는메모리제어기를포함하는메모리시스템의동작방법이개시되며, 동작방법은상기제 1 데이터영역과상기제 2 데이터영역에저장된데이터를이용한메인프로그램동작이요구되는지의여부를판별하고; 상기제 1 데이터영역과상기제 2 데이터영역에저장된데이터를이용한메인프로그램동작이요구될때, 복수의메인프로그램방식들에따른상기요구된메인프로그램동작의성능을나타내는값들을계산하고; 상기계산된값들에의거하여상기복수의메인프로그램방식들중 어느하나를선택하고; 상기선택된메인프로그램방식에따라상기요구된메인프로그램동작을수행하도록상기불 휘발성메모리장치를제어하는것을포함한다.
-
公开(公告)号：KR101845509B1
公开(公告)日：2018-04-05
申请号：KR1020110101434
申请日：2011-10-05
Applicant: 삼성전자주식회사
IPC: G11C16/12
CPC classification number: G11C11/5628 , G11C16/0483 , G11C16/10 , G11C16/12
Abstract: 비휘발성메모리장치및 이의프로그램방법이개시된다. 본발명의실시예에따른비휘발성메모리장치의프로그램방법은, 제1 프로그램상태내지제n 프로그램상태중 적어도하나이상의대응되는프로그램상태로메모리셀을프로그램하기위한제1 프로그램펄스및 제2 프로그램펄스를, 순차적으로인가하는비휘발성메모리장치의프로그램방법으로, 상기제1 프로그램상태내지상기제n 프로그램상태로프로그램하고자하는메모리셀이연결되는비트라인에인히빗(inhibit) 전압을인가하지아니하고상기제1 프로그램펄스를인가하는단계; 상기제1 프로그램상태내지상기제n 프로그램상태중 상기제1 프로그램펄스에대응되는프로그램상태로프로그램하고자하는메모리셀이연결되는비트라인에상기인히빗전압을인가하는단계; 및상기제2 프로그램펄스를인가하는단계를구비한다.
Abstract translation: 公开了一种非易失性存储器件及其编程方法。 根据本发明，包括实施例的用于非易失性存储装置的编程方法：第一编程脉冲施加到存储单元的第一编程状态的状态中的至少一个对应的节目的状态编程到第n程序和第二编程脉冲 并且在不施加禁止电压的情况下，将禁止电压施加到将要编程的存储单元从第一编程状态编程到第n编程状态的位线， 应用程序脉冲; 施加第一编程状态到sanggiin在存储器单元的位线hibit电压是连接到所述第n编程状态到编程到对应于所述第一编程脉冲的编程状态; 并应用第二个程序脉冲。
-
Patent Agency Ranking
公开(公告)号：KR101792870B1
公开(公告)日：2017-11-02
申请号：KR1020110060289
申请日：2011-06-21
Applicant: 삼성전자주식회사
CPC classification number: G11C16/26 , G11C11/5642 , G11C16/24 , G11C16/3454
Abstract: 본발명의실시예에따른불휘발성메모리장치는, 올비트라인구조로복수의비트라인들에연결되는셀 어레이, 상기복수의비트라인들각각에연결되는페이지버퍼회로, 그리고제 1 읽기모드시, 선택페이지의짝수및 홀수열에대응하는메모리셀들을센싱하도록, 제 2 읽기모드시상기선택페이지의메모리셀들중 짝수및 홀수열들중 어느하나에대응하는메모리셀들을센싱하도록상기페이지버퍼회로를제어하는제어로직을포함하되, 상기제 1 읽기모드에서는하나의데이터상태를식별하기위해서적어도 2회의센싱동작이수행되고, 상기제 2 읽기모드에서는상기하나의데이터상태를식별하기위하여 1회의센싱동작이수행된다.
Abstract translation: 根据本发明的实施例的非易失性存储器装置，所有位线结构连接到所述单元阵列，每一个所述多个耦合到多个位线到页缓冲器电路的位线，和第一读取模式， 以便感测在所选择的页为偶数的存储单元和奇数列，所述第二控制页面缓冲器电路，该电路的读取模式中，当所选择的页面花枝的存储单元的偶数和奇数列来感测对应的存储单元的 其中执行至少两个感测操作以识别第一读取模式中的一个数据状态，并且在第二读取模式中执行一个感测操作以识别一个数据状态 是的。
-
公开(公告)号：KR101785006B1
公开(公告)日：2017-10-12
申请号：KR1020110071907
申请日：2011-07-20
Applicant: 삼성전자주식회사
Inventor： 정재용
CPC classification number: G11C16/28 , G11C16/0483 , G11C16/20
Abstract: 본발명은반도체메모리에관한것으로, 좀더 구체적으로는불휘발성메모리및 그것을제어하는방법에관한것이다. 본발명의실시예에따른메모리시스템은불휘발성메모리및 불휘발성메모리를제어하는컨트롤러를포함한다. 불휘발성메모리는설정데이터및 참조데이터를저장하는메모리셀 어레이, 파워업 시에메모리셀 어레이로부터센싱되는설정데이터및 참조데이터를각각저장하는제 1 및제 2 래치유닛들을포함한다. 이때, 불휘발성메모리의동작환경은제 1 래치유닛에저장된설정데이터에따라결정된다.
Abstract translation: 非易失性存储器及其控制方法技术领域本发明涉及半导体存储器，更具体地涉及非易失性存储器及其控制方法。 根据本发明实施例的存储器系统包括非易失性存储器和用于控制非易失性存储器的控制器。 非易失性存储器包括第一和第二锁存器单元，每个锁存器单元存储用于存储设置数据和参考数据的存储器单元阵列，设置要在加电时从存储器单元阵列感测的数据以及参考数据。 此时，非易失性存储器的操作环境根据存储在第一锁存器单元中的设置数据来确定。
-
公开(公告)号：KR101651120B1
公开(公告)日：2016-08-25
申请号：KR1020110001200
申请日：2011-01-06
Applicant: 삼성전자주식회사
Inventor： 정재용
CPC classification number: H04W36/0066 , H04W36/0072 , H04W88/16 , H04W92/20
Abstract: 본발명은계층적셀 구조의무선통신시스템에서게이트웨이를이용한기지국간의연동방법및 장치에관한것으로서, 기지국간의 X2 연동을위한게이트웨이의방법은, 소스기지국으로부터타겟기지국의 IP 정보를요청하는메시지를수신하는과정과, 타겟기지국의 IP 정보를획득하는과정과, 상기소스기지국과상기타겟기지국을매핑하여저장하는과정과, 상기타겟기지국의 IP 대신상기게이트웨이의 IP 정보를상기소스기지국으로전송하는과정을포함하여, 각각의기지국과하나의 X2 인터페이스를연결하여각각의기지국에대해다수의다른기지국들에대한 X2 인터페이스를제공할수 있으며, X2 메시지를최적화하여 X2 연동에대한부하및 처리지연시간을감소시킬수 있다.
-
公开(公告)号：KR1020140145063A
公开(公告)日：2014-12-22
申请号：KR1020140007350
申请日：2014-01-21
Applicant: 삼성전자주식회사 , 서울대학교산학협력단
CPC classification number: G11C16/16 , G11C16/0483 , G11C16/12 , G11C16/3445
Abstract: 본 발명의 실시 예에 따른 블록 단위로 소거되는 불휘발성 메모리 장치의 액세스 방법은, 적어도 하나의 접근 요청을 수신하는 단계, 상기 접근 요청을 디코딩하여 선택된 메모리 블록에 대한 접근 바이어스 레벨을 정의하는 접근 모드를 결정하는 단계, 상기 결정된 접근 모드에 따라 상기 불휘발성 메모리 장치의 접근 바이어스 레벨을 조정하는 단계, 그리고 상기 조정된 접근 바이어스 레벨 조건에서 상기 접근 요청을 수행하기 위한 명령어를 상기 불휘발성 메모리 장치에 제공하는 단계를 포함하되, 상기 선택된 메모리 블록은 복수의 소거 모드에 대응하는 복수의 소거 전압 셋들 중 어느 하나에 의해서 소거된 메모리 블록이고, 상기 복수의 소거 전압 셋들 각각에 의해서 소거된 메모리 블록들은 서로 다른 소거 상태들을 가지며, 서로 다른 유효 � �모값을 할당 받는다.
Abstract translation: 通过块单元去除的非易失性存储器件的存取方法包括用于接收一个或多个访问请求的步骤; 通过解码访问请求来确定定义所选存储器块的访问偏置电平的访问模式的步骤; 用于根据确定的访问模式来控制非易失性存储器件的访问偏置电平的步骤; 以及用于向所述非易失性存储器件提供命令以在所述受控访问偏置电平条件下执行所述访问请求的步骤。 所选择的存储块在对应于多个去除模式的去除电压组中移除1。 由去除电压组移除的存储器块具有不同的去除状态并接收不同的有效消耗值。
-
公开(公告)号：KR1020140057037A
公开(公告)日：2014-05-12
申请号：KR1020120123648
申请日：2012-11-02
Applicant: 삼성전자주식회사
CPC classification number: G11C16/26 , G06F11/1048 , G06F11/1072 , G11C16/0483 , G11C29/00
Abstract: Provided is a method for operating a memory comprising a step for changing first lead voltage within a first range to determine whether or not data stored in a memory cell is a first voltage state or a second voltage state and determining first selection lead voltage and a step for changing second lead voltage within a second range to determine whether or not the data stored in the memory cell is a third voltage state or a fourth voltage state and determining second selection lead voltage. The first and second voltage states are different from the third and fourth voltage states. The first voltage state is overlapped with the second voltage state. The third voltage state is overlapped with the fourth voltage state. The difference between the second lead voltage and the voltage of a point which intersects the third and fourth voltage states is bigger than the difference between the first lead voltage and the voltage of a point which intersects the first and second voltage states.
Abstract translation: 提供了一种用于操作存储器的方法，包括用于在第一范围内改变第一引线电压的步骤，以确定存储在存储单元中的数据是否是第一电压状态或第二电压状态，并且确定第一选择引线电压和步骤 用于在第二范围内改变第二引线电压以确定存储在存储单元中的数据是否为第三电压状态或第四电压状态，并确定第二选择引线电压。 第一和第二电压状态与第三和第四电压状态不同。 第一电压状态与第二电压状态重叠。 第三电压状态与第四电压状态重叠。 第二引线电压与与第三和第四电压状态相交的点的电压之间的差大于第一引线电压与与第一和第二电压状态相交的点的电压之间的差。
-
-
-
-
-
-
-
-
-
Search Results
153
records
(took 0.035 seconds)
