-
公开(公告)号：KR1019950010563B1
公开(公告)日：1995-09-19
申请号：KR1019920018436
申请日：1992-10-08
Applicant: 삼성전자주식회사
IPC: H03K3/00
Abstract: The internal power supply voltage generating circuit of a semiconductor memory device having a burn-in voltage detector comprises at least four series-connected voltage drop elements which are connected to an external power supply voltage and perform a temperature compensating operation using the threshold voltage of an MOS transistor; and a comparator for inputting a predetermined reference signal and differentially-amplifying it, whereby the burn-in voltage detector is triggered at a lower voltage if the temperature rises and is triggered at a higher voltage if the temperature lowers by the threshold voltage characteristic of the voltage drop elements.
Abstract translation: 具有老化电压检测器的半导体存储器件的内部电源电压产生电路包括连接到外部电源电压的至少四个串联连接的电压降元件，并使用阈值电压进行温度补偿操作 MOS晶体管; 以及用于输入预定参考信号并对其进行差分放大的比较器，如果温度升高，则老化电压检测器在较低电压下被触发，并且如果温度降低了阈值电压特性 电压降元件。
-
公开(公告)号：KR1019950021490A
公开(公告)日：1995-07-26
申请号：KR1019930028363
申请日：1993-12-18
Applicant: 삼성전자주식회사
IPC: G11C5/14
Abstract: 본 발명은 고집적 메모리소자에 채용되는 기술로서 외부전원전압을 소망의 레벨로 낮춘 내부전원전압으로 공급하는 내부전원전압공급회로에 관한 것으로, 본 발명에 의한 내부전원전압공급회로는, 기준신호와 내부전원전압 신호를 각각 입력하고 이 입력에 대응하여 오프셋을 발생시키는 서로 다른 크기를 가지는 2개의 임력트랜지스터로 이루어지는 오프셋 발생회로와, 상기 기준신호와 내부전원전압신호를 각각 입력하여 상기 오프셋에 대응하여 상기 내부전원전압신호의 전압레벨을 강하시키는 파워-엎제어회로를 구비하는 회로구성을 개시 하고 있다. 이와 같은 본 발명에 의한 내부전원전압공급회로는 레벨다운된 기준신호 및 내부전원전압 int, Vcc를 입력하여 이에 대응된 오프셋을 발생시키고 또한 파워-엎제어회로를 구비함에 의해, 내부 전원전압 int, Vcc의 킥엎현상을 방지하는 효과가 있다. 그리고 내부전원전압의 변동에 근거한 동일침상의 내부회로들의 동작속도의 저하문제가 방지할 수 있으며, 칩의 선택 및 비선택시 내부전원전압의 레벨 강하 또는 증가현상을 최대한 억제할 수 있다. 그래서 칩의 파워-엎시 계속적으로 차동증폭 동작을 수행함에 의해 안정적인 내부전원전압을 공급하는 것과 같이 궁극적으로 신뢰성있는 내부전원전압을 공급할 수 있는 잇점이 있다.
-
公开(公告)号：KR1019940010106A
公开(公告)日：1994-05-24
申请号：KR1019920018437
申请日：1992-10-08
Applicant: 삼성전자주식회사
IPC: G11C11/41
Abstract: 본 발명은 반도체 메모리 장치에서 특히 스태틱 램의 전류센스앰프를 소정의 액티브동작시 프리세팅(presetting)하는 전류 센스 앰프 회로에 관한 것으로, 전류센스앰프의 프리세팅을 위하여 전류센스앰프의 양단을 등화시키고 또한 전류센스앰프의 프리세팅을 위하여 전류센스앰프에 연결된 비트라인 또는 데이타 라인을 소정의 정전압레벨로 프리차아지하므로서, 신뢰성 높고 라이트 리커버리 특성이 우사한 전류센스앰프를 제공할 수 있어서, 전류센싱회로가 특히 라이트 리커버리에 민감하게 반응하는 것을 개설할 뿐만 아니라 쎌 데이타의 액세스를 고속화시키는 효과가 있다.
-
-
35.发明公开
-
Patent Agency Ranking
公开(公告)号：KR1020000013737A
公开(公告)日：2000-03-06
申请号：KR1019980032774
申请日：1998-08-12
Applicant: 삼성전자주식회사
IPC: G11C29/00
CPC classification number: G11C29/781
Abstract: PURPOSE: A true/complement redundancy scheme is provided to improve an operation speed of redundancy. CONSTITUTION: The true/complement redundancy scheme comprises: a plurality of memory blocks sharing main word lines, the respective block further comprising a plurality of sub word lines, a plurality of bit lines transposed with the sub word lines and a plurality of memory cells in the transposed position of the sub word lines and the bit lines; a plurality of block sense amplifier circuits connected to the cell blocks; a redundant memory block having a plurality of redundant bit lines to which a plurality of redundant memory cells are connected, disposed in the same region as one of the memory blocks; a redundancy controller for generating a sense amplifier control signal, a first selection signal and a second selection signal in response to column address signals when a memory cell addressed by row and column address signals supplied through an address buffer circuit from the exterior is a defect cell; and a redundant decoder circuit for selecting at least one of the redundant columns in response to the second selection signals.
Abstract translation: 目的：提供真实/补充冗余方案，以提高冗余的操作速度。 构成：真/补码冗余方案包括：共享主字线的多个存储块，各块进一步包括多个子字线，多个位线与副字线和多个存储单元 子字线和位线的转置位置; 连接到所述单元块的多个块读出放大器电路; 冗余存储器块，其具有多个冗余存储器单元连接的多个冗余位线，所述多个冗余存储单元设置在与所述存储器块之一相同的区域中; 冗余控制器，用于当从外部通过地址缓冲器电路提供的由行和列地址信号寻址的存储器单元是缺陷单元时，响应于列地址信号而产生读出放大器控制信号，第一选择信号和第二选择信号 ; 以及用于响应于第二选择信号来选择至少一个冗余列的冗余解码器电路。
-
公开(公告)号：KR100164806B1
公开(公告)日：1999-02-01
申请号：KR1019950026602
申请日：1995-08-25
Applicant: 삼성전자주식회사
IPC: G11C11/407
CPC classification number: G11C29/842
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
동기식 반도체 메모리장치
2. 발명이 해결하려고 하는 기술적 과제
동기식 반도체 메모리장치에서 리던던시 디코더의 출력을 동기신호에 동기시켜 출력한다.
3. 발명의 해결 방법의 요지
동기식 반도체 메모리장치의 리던던시 디코더회로가, 리던던시 디코딩신호를 발생하는 공통노드와, 공통 노드에 병렬 연결되어 리던던시 어드레스를 프로그램할 수 있는 퓨즈들과 연결되고 제어단이 입력 어드레스에 연결되는 스위칭수단들로 구성되어 리던던시디코딩신호를 발생하는 수단과, 상기 공통노드에 연결되며, 동기신호에 의해 스위칭되어 공통노드의 출력을 리던던시디코딩신호로 출력하는 수단으로 구성되어, 동기신호의 동작주기에서 리던던시디코딩신호의 출력통로를 형성하고 비동작주기에서 리던던시디코딩신호의 출력통로를 차단한다.
4. 발명의 중요한 용도
동기식 반도체 메모리장치에서 리던던시 디코더의 출력을 동기신호에 동기 출력하므로서, 리던던시 속도를 향상시키고 어드레스 스큐 및 동작전류를 방지할 수 있다.-
公开(公告)号：KR100157290B1
公开(公告)日：1998-12-01
申请号：KR1019950043528
申请日：1995-11-24
Applicant: 삼성전자주식회사
IPC: G11C11/413
Abstract: [청구범위에 기재된 발명이 속하는 기술분야]
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 스태틱 램에 관한 것이다.
[발명이 해결하려고 하는 기술적 과제]
전송게이트의 갯수의 감소와 고속동작을 수행할 수 있는 스태틱 램의 데이타 출력버퍼를 제공함에 있다.
[발명의 해결방법의 요지]
메모리 쎌들로부터 출력된 데이타를 증폭하는 센스앰프의 출력을 래치한 후 칩 인에이블신호와 기입 인에이블신호의 조합에 의해 생성된 샘플제어신호에 응답하여 제1 및 제2 출력신호를 출력하는 제어회로와, 상기 제1 및 제2 출력신호를 상기 샘플제어신호에 의해 동기된 래치제어신호와 지연 데이타신호의 노아게이팅에 의해 생성된 데이타제어신호가 상기 래치제어신호가 온되어 있는 구간만 각기 인에이블되게 하는 제1전송게이트들과, 상기 제1전송게이트들을 통과한 제1 및 제2 출력신호를 각기 일시적으로 저장하기 위한 저장수단들과, 상기 저장수단들에 의해 래치된 신호들을 상기 데이타신호에 응답하여 입출력패드로 출력하는 제2전송게이트들을 적어도 구비한다.
[발명의 중요한 용도]
스태틱 램에 적합하게 사용된다.-
公开(公告)号：KR100145885B1
公开(公告)日：1998-11-02
申请号：KR1019950007520
申请日：1995-03-31
Applicant: 삼성전자주식회사
IPC: G11C11/407
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
반도체 메모리장치
2. 발명이 해결하려고 하는 기술적 과제
반도체 메모리장치의 버퍼회로에서 입력신호를 고속으로 출력시키면서, 소모전류를 효율적으로 줄임.
3. 발명의 해결 방법의 요지
반도체 메모리장치의 버퍼회로가, 제1전압과 전류제어노드에 연결되며 입력신호의 전압차를 증폭 출력하는 버퍼수단과, 상기 전류제어노드 및 제2전압 사이에 병렬 연결되는 제1전류제어통로 및 제2전류제어통로를 구비하며, 제1전류제어신호에 의해 상기 제1전류제어통로가 활성화되고 제2전류제어신호에 의해 제2전류제어통로가 활성화되는 전류제어수단을 구비하여, 상기 전류제어신호들의 상태에 따라 상기 버퍼수단의 출력 속도를 감소시키지 않으면서, 소모전류를 줄임.
4. 발명의 중요한 용도
반도체 메모리장치의 버퍼회로에서 클럭을 가변적으로 제어하여 입력신호를 고속으로 출력시키면서 소모전류를 효율적으로 줄임.-
公开(公告)号：KR1019970051301A
公开(公告)日：1997-07-29
申请号：KR1019950053521
申请日：1995-12-21
Applicant: 삼성전자주식회사
IPC: G11C11/409
Abstract: 1. 청구 범위에 기재된 발명이 속한 기술분야:
라이트 동작후에 리이드 동작을 하기 위한 라이트 리커버리 동작을 개선하기 위한 장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제:
라이트 리커버리 동작후에 발생하는 플립을 제거하여 동작속도를 개선하기 위한 라이트 리커버리 동작을 하기 위한 장치를 제공함에 있다.
3. 발명의 해결방법의 요지:
한쌍의 색션 데이타 라인에 연결된 프리차아지 및 셀어레이부와, 상기 한쌍의 색션 데이타 라인에 연결되고 제1, 2인에이블 신호에 응답하여 상기 셀 어레이부에 라이트 동작을 수행하기 위한 라이트 드라이버 수단과, 일측은 상기 한쌍의 색션 데이타 라인에 연결되고 타측은 한쌍의 메인데이타 라인에 연결되고 제3인에이블 신호에 응답하여 상기 셀 어레이부의 리이드 동작을 수행하기 위한 제1센스 앰프 수단과, 일측은 상기 한쌍의 메인데이타 라인과 연결되고 제4인에이블 신호에 응답하여 상기 제1센스 앰프 수단의 출력신호를 재차 증폭하여 출력버퍼로 증폭된 데이타를 출력하기 위한 제2센스 앰프 수단을 포함하는 반도체 집적회로의 라이트 리커버리의 동작속도를 개선하기 위한 장치에 있어서, 상기 한쌍의 메인데이타 라인과 연결되며 소정 입력신호가 수신되고 인에이블 신호에 응답하여 상기 메인데이타 라인을 라이트 데이타와의 반대 극성으로 프리차아지하기 위한 더미 수단을 가지는 것을 요지로 한다.
4. 발명의 중요한 용도:
동작속도가 개선된 라이트 리커버리 동작을 하기 위한 장치에 적합하다.
-
-
-
-
-
-
-
-
-
Search Results
63
records
(took 0.018 seconds)
