公开(公告)号：KR1020150086730A

公开(公告)日：2015-07-29

申请号：KR1020140006746

申请日：2014-01-20

Applicant: 삼성전자주식회사

Inventor： 도은철 ,  권문석 ,  최재만 ,  정칠희 ,  이연일

IPC: H01M10/04 ,  H01M10/058

CPC classification number: H01M10/04 ,  H01M2/266 ,  H01M4/661 ,  H01M10/0436 ,  H01M2220/30

Abstract: 가요성이차전지가개시된다. 개시된가요성이차전지는제 1전극층과제 2전극층및 상기제 1전극층과제 2전극층사이에형성된분리막을포함하는전극적층구조체를지니며, 상기상기전극적층구조체의양단부를제외한영역에형성되며, 상기제 1전극층, 상기제 2전극층및 상기분리막을고정하는고정부를포함할수 있다. 상기고정부는상기전극적층구조체의중앙부또는중앙부와인접한영역에형성될수 있다.

Abstract translation: 本发明公开了一种柔性二次电池。 柔性二次电池具有包括形成在第一和第二电极层之间的第一电极层，第二电极层和分离膜的电极层叠结构。 柔性二次电池还可以包括形成在电极层叠结构的两端单元以外的区域的固定单元，并且固定第一电极层，第二电极层和分离膜。 固定单元可以形成在电极层叠结构的中心部分和与中心部分相邻的区域。

公开(公告)号：KR101044796B1

公开(公告)日：2011-06-29

申请号：KR1020040002394

申请日：2004-01-13

Applicant: 삼성전자주식회사

Inventor： 최진혁 ,  방삼룡 ,  정칠희

IPC: G11C16/30

CPC classification number: G11C5/145 ,  G11C16/30

Abstract: 여기에 개시되는 메모리 카드에는 불 휘발성 메모리와 전원 관리 유니트가 포함된다. 전원 관리 유니트는 외부 공급 전압이 소정의 검출 전압보다 낮을 때 외부 공급 전압을 검출 전압 (또는 불 휘발성 메모리의 동작 전압)까지 승압하고 승압된 전압을 불 휘발성 메모리의 동작 전압으로서 출력한다. 전원 관리 유니트는 외부 공급 전압을 승압하는 데 필요한 용량성 수동 소자를 포함하며, 용량성 수동 소자는 불 휘발성 메모리와 전원 관리 유니트가 장착되는 인쇄 회로 기판 상에 개별 소자로서 장착된다.

公开(公告)号：KR100555506B1

公开(公告)日：2006-03-03

申请号：KR1020030047417

申请日：2003-07-11

Applicant: 삼성전자주식회사

Inventor： 이병훈 ,  정칠희

IPC: G11C29/00

CPC classification number: G11C16/0425

Abstract: 프로그램된 메모리 셀들과 프로그램 및 소거 가능한 메모리 셀들을 포함하는 메모리 장치가 개시된다. 본 발명은 복수개의 메모리 셀들이 배열되는 메모리 장치에 있어서, 메모리 셀들 중 프로그램된 메모리 셀들이 배열되는 제1군의 메모리 어레이 블락과 메모리 셀들 중 프로그램 및 소거 가능한 메모리 셀들이 배열되는 제2군의 메모리 어레이 블락을 포함한다. 제1군의 메모리 어레이 블락은 반도체 제조 공정 중에 소정의 데이터들로 프로그램되는 마스크 롬 셀들로 구성되고, 제2군의 메모리 어레이 블락은 반도체 제조 공정 후에 소정의 데이터들로 프로그램되거나 소거되는 EEPROM 셀들 또는 플래쉬 메모리 셀들로 구성된다. 따라서, 본 발명의 메모리 장치에 의하면, 검증된 기본적인 동작 프로그램은 제조 공정 중에 제1군 메모리에 저장하고 수정 또는 추가되는 동작 프로그램은 제조 공정 후에 제2군 메모리에 저장하여, 전체 프로그램 저장 시간을 줄이고 프로그램의 수정 및 추가가 용이하다.
ROM, EEPROM, 더미 메모리 어레이 블락, 검증된 프로그램, 프로그램의 추가 및 수정

公开(公告)号：KR100302188B1

公开(公告)日：2001-11-22

申请号：KR1019980014221

申请日：1998-04-21

Applicant: 삼성전자주식회사

Inventor： 유종원 ,  김동준 ,  최용석 ,  정칠희

IPC: H01L27/115

Abstract: PURPOSE: A method for fabricating a non-volatile semiconductor device is provided to obtain a stable value of resistance and a stable capacitance value by changing a process for forming a resistance and a capacitor. CONSTITUTION: A non-volatile memory transistor is formed by laminating a floating gate(106a) and a control gate(118a) under a lower portion and an upper portion of a tunneling oxide layer(116) on a memory cell formation portion(a) of a semiconductor substrate(100). A resistance line(106b) is formed on a resistance formation portion(b) of the semiconductor substrate(100). A capacitor is formed by laminating the first electrode terminal(106c) and the second electrode terminal(118c) under a lower portion and an upper portion of a dielectric layer(114). An interlayer dielectric(124) is formed on a whole surface of the substrate(100). A bit line(126) is formed on a predetermined portion of the interlayer dielectric(124).

公开(公告)号：KR1019990080754A

公开(公告)日：1999-11-15

申请号：KR1019980014221

申请日：1998-04-21

Applicant: 삼성전자주식회사

Inventor： 유종원 ,  김동준 ,  최용석 ,  정칠희

IPC: H01L27/115

Abstract: 메모리 셀 트랜지스터의 동작 특성을 향상시키기 위한 본 발명에 의한 비휘발성 반도체 소자 및 그 제조방법이 개시된다. 메모리 셀 형성부와 주변회로부가 정의된 반도체 기판 상의 메모리 셀 형성부에는 전자를 저장하는 플로우팅 게이트와 이를 조절하는 컨트롤 게이트가 아이솔레이션 절연막과 터널링 절연막을 사이에 두고 적층되는 구조를 갖는 비휘발성 메모리 트랜지스터가 형성되고, 상기 기판 상의 주변회로부 소정 부분에는 상기 플로우팅 게이트와 동일 재질의 저항 라인이 형성되며, 상기 저항 라인과 소정 간격 이격된 지점의 상기 기판 상의 주변회로부 소정 부분에는 상기 플로우팅 게이트와 동일 재질의 제 1 전극 단자와 컨트롤 게이트와 동일 재질의 제 2 전극 단자가 유전막을 사이에 두고 적층되는 구조를 갖는 커패시터가 형성된다. 그 결과, 1) 저항이나 커패시터 형성시의 공정 변수를 줄일 수 있게 되므로, 외부 온도나 입력 전압의 변화에 의해 저항체나 커패시터의 특성(예컨대, 저항값이나 정전용량)이 저하되는 현상을 막을 수 있게 되고, 2) 이로 인해 저항과 커패시터의 정밀한 전압값과 전류값의 제어가 가능하게 되므로 고속 동작이 가능한 고신뢰성의 반도체 소자를 구현할 수 있게 된다.

公开(公告)号：KR100189965B1

公开(公告)日：1999-06-01

申请号：KR1019950009452

申请日：1995-04-21

Applicant: 삼성전자주식회사

Inventor： 윤기창 ,  김정래 ,  안근옥 ,  정칠희

IPC: H01L27/115

Abstract: 본 발명의 비휘발성 메모리 장치는 제1도전형의 반도체 기판과, 상기 반도체 기판상에 형성되고 얇은 제1부분고 상기 제1부분보다 두꺼운 제2부분으로 구성된 제1절연막과, 상기 제1절연막의 얇은 제1부분과 인접한 기판의 표면 근방에 상기 제1절연막의 얇은 제1부분과 오버랩되고 상기 제1도전형과 반대의 도전형으로 형성되는 제1불순물영역의 제1부분과, 상기 제1불순물 영역의 제1부분상에 상기 제1불순물 영역의 제1부분보다 얕게 형성되고 상기 제1도전형과 반대의 도전형으로 형성되어 소오스 및 드레인 역할을 하는 제1불순물 영역이 제2부분과, 상기 제1절연막의 제2부분과 인접한 반도체 기판의 표면 근방에 상기 제1도전형과 반대의 도전형으로 형성되고 소오스 및 드레인 역할을 하는 제2불순물 영역과, 상기 제1절연막 상에 순차적으로 형성되� � 부유게이트, 유전체층과, 제어게이트와, 상기 제어게이트, 유전체층 및 부유게이트의 측벽과 상기 기판상에 형성되는 제2절연막을 구비한다. 이에 따라, 본 발명은 얇은 제1절연막의 질을 향상시킬 수 있어 소자의 신뢰성을 높일 수 있다.

公开(公告)号：KR100165469B1

公开(公告)日：1998-12-15

申请号：KR1019950040263

申请日：1995-11-08

Applicant: 삼성전자주식회사

Inventor： 이상진 ,  강민규 ,  정칠희

IPC: H01L27/112

Abstract: 본 발명은 마스크 롬(ROM) 및 그 제조방법에 관한 것으로서, 본 발명에 따른 마스크 ROM은 실리콘 기판 상에 형성된 복수개의 MOSFET와, 확산 방지막과, 보호층을 포함하는 마스크 ROM에 있어서, 상기 게이트 상에 상기 확산 방지막과 보호층이 형성된 상태에서도 ROM 코드 확인이 가능하도록 상기 보호층에 상기 보호층의 상면으로부터 소정의 깊이로 형성된 코딩 마크를 포함한다. 본 발명에 의하면, 칩 패키징을 할 때에 각각 ROM 코드가 다른 칩이 혼재된 상태로 패키징되는 것으로 인한 클레임을 방지하고, 소자의 불량 분석시 ROM 코드의 확인을 가능하게 함으로써 정확한 불량 분석이 가능하다.

公开(公告)号：KR1019970072452A

公开(公告)日：1997-11-07

申请号：KR1019960013910

申请日：1996-04-30

Applicant: 삼성전자주식회사

Inventor： 손문 ,  안근옥 ,  정칠희

IPC: H01L27/115

Abstract: 제작이 용이하고, 오염의 증가를 방지할 수 있는 불휘발성 반도체 기억 장치를 제공한다. 본 발명은 워드라인이 부유 게이트 전극 및 제어 게이트 전극 사이에 절연막을 매개로 이층 구조를 가지는 불휘발성 반도체 기억장치에 있어서, 선택 트랜지스터는 단일층 구조의 게이트 전극을 가진다. 따라서, 본 발명의 불휘발성 반도체 기억장치는 종래와 달리 상기 선택 틀랜지스터의 게이트 전극이 제어 게이트 전극의 단일층으로 형성되어 종래에 버팅 접촉창을 형성하기 위하여 필요하던 영역을 감소시켜서 집적도를 향상시킬 수 있고, 공정을 단순화하는 효과를 가진다.

公开(公告)号：KR1019970030635A

公开(公告)日：1997-06-26

申请号：KR1019950040695

申请日：1995-11-10

Applicant: 삼성전자주식회사

Inventor： 손문 ,  정칠희

IPC: H01L21/76

Abstract: 본 발명은 필드트랜지스터의 임계전압의 감소와 내압전압의 특성저하를 동시에 방지할 수 있는 불휘발성 메모리 장치의 소자분리방법에 관하여 개시한다. 본 발명의 불휘발성 메모리 장치의 소자분리방법에 의하면, 셀어레이지역은 1,2차의 불순물 이온주입에 의한 소자분리(channel stop)를 진행함으로써 1차의 불순물 이온주입 후 필드산화막의 성장시 편석현상에 의한 불순물 손실을 2차의 이온주입으로 보완해 줌에 따라 칩의 동작시 셀-어레이 지역의 제어게이트에 인가되는 고전압에 의한 인접 셀(cell)들과의 간섭현상을 막아주며, 1차 불순물 이온주입이 되지 않은 고전압회로지역은 필드산화막 성장 후 셀어레이 지역에 진행되는 2차 불순물 이온주입의 사진공정을 이용하여 동시에 불순물을 이온주입함에 따라 필드산화막 성장시의 불순물의 수평확산과 편석현상을 모두 감소시킬 수 있다.