-
公开(公告)号：KR1019980067087A
公开(公告)日：1998-10-15
申请号：KR1019970002959
申请日：1997-01-31
Applicant: 삼성전자주식회사
Inventor： 지정근
IPC: H01S3/0941
Abstract: 본 발명은 레이저 다이오드에 관한 것으로서, 기판 상부에 하부 클래드층, 제1 하부 광도파층, 활성층, 제1 상부 광도파층, 상부 클래드층이 순차적으로 적층되고, 상기 제1 상부 및 하부 광도파층과 분리되어 광의 분산을 유도하는 제2광도파층이 상기 하부 글래드층과 상기 제1 하부 광도파층사이에 더 개재되어 있는 것을 특징으로 한다. 이와같이 두 개의 광밀집층을 유도하는 제1 상부 및 하부 광도파층과 제2 광도파층에 의한 이중 도파로의 구조로부터 공진영역에서 광이 분산되어 거울계면에서의 결함발생이 저감되어 수명이 연장되고, 광빔의 출사단면적이 증가하지만, 광밀도의 분산에 의해 그 퍼지는 발산각도가 종래보다 줄어들어 종래의 단일 도파로 구조에 비해 광출사면으로부터 일정거리 이후부터는 거리에 따른 광빔의 밀도저하가 저감되어 먼거리에서의 광의 분산이 저감되는 효과도 있다.
-
公开(公告)号：KR1019980016524A
公开(公告)日：1998-06-05
申请号：KR1019960036124
申请日：1996-08-28
Applicant: 삼성전자주식회사
Inventor： 지정근
IPC: H01S5/10
Abstract: 본 발명은 청록색 레이저 다이오드 및 그 제조방법에 관한 것으로서, 기판의 상면에 마련된 제1클래드층의 중앙에 소정의 폭으로 광출사 방향을 따라 리지부가 형성되고, 상기 리지부 상면의 폭과 나란하게 제1광도파층, 활성층, 제2광도파층, 제2클래드층이 개재되며, 상기 제2클래드층의 양측 어깨부로부터 제1광도파층, 활성층, 제2광도파층, 제2클래드층의 양측면을 따라 연속적으로 MBE법에 의해 ZnMgSSe전류제한층을 형성시킴으로써, 캐리어 주입통로가 일정하게 제한되어 문턱전류가 보다 낮아지고, 광도파 특성이 증대되어 광출력효율이 향상된다.
-
-
公开(公告)号：KR102238257B1
公开(公告)日：2021-04-13
申请号：KR1020140111858
申请日：2014-08-26
Applicant: 삼성전자주식회사
IPC: H01L21/8247 , H01L21/336
Abstract: 본발명의실시예에따른반도체장치의제조방법은, 산화된표면층을갖는금속층을포함하는기판을열처리챔버내에장착하는단계, 열처리챔버내에수소라디칼을생성하는단계, 및수소라디칼을이용해금속층의산화된표면층을환원하는단계를포함할수 있다.
-
公开(公告)号：KR1020140035169A
公开(公告)日：2014-03-21
申请号：KR1020120101698
申请日：2012-09-13
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L27/11582 , H01L21/823487 , H01L29/66833 , H01L29/7926
Abstract: Provided is a semiconductor device which includes interlayer dielectric patterns and conductive patterns which are repeatedly and alternately laminated on a substrate, a vertical structure which includes an active pattern penetrating the interlayer dielectric patterns and the conductive patterns and a first dielectric pattern formed on the sidewall of the active pattern, and a second dielectric pattern formed between the vertical structure and the conductive patterns. The second dielectric pattern includes a first part which is extended between the conductive patterns and the interlayer dielectric patterns, and a second part which is extended between the first dielectric pattern and the interlayer dialectic patterns.
Abstract translation: 提供了一种半导体器件，其包括反复交替层叠在基板上的层间电介质图案和导电图案，垂直结构，其包括穿透层间电介质图案的有源图案和导电图案，以及形成在侧壁上的第一电介质图案 有源图案和形成在垂直结构和导电图案之间的第二电介质图案。 第二电介质图案包括在导电图案和层间电介质图案之间延伸的第一部分，以及在第一电介质图案和层间辩证图案之间延伸的第二部分。
-
Patent Agency Ranking
公开(公告)号：KR1020130115775A
公开(公告)日：2013-10-22
申请号：KR1020120038398
申请日：2012-04-13
Applicant: 삼성전자주식회사
IPC: H01L21/205
CPC classification number: H01L21/36 , C23C16/24 , H01L21/02381 , H01L21/0245 , H01L21/02488 , H01L21/02494 , H01L21/02532 , H01L21/02576 , H01L21/02579 , H01L21/02595 , H01L21/0262 , H01L21/02639 , H01L21/28525 , H01L21/28556 , H01L21/76876 , H01L21/76877 , H01L27/10888 , H01L27/11582 , H01L29/66666
Abstract: PURPOSE: A method for forming a polysilicon layer and a method for manufacturing a semiconductor device are provided to obtain the polysilicon layer with a uniform thickness by supplying a silicon source gas after a seed layer with a uniform thickness is formed. CONSTITUTION: An object is loaded in a process chamber (S10). A nitrogen-containing silicon precursor is supplied to the object. A preliminary seed layer is formed. A chloride-containing silicon precursor is supplied onto the preliminary seed layer. A seed layer is formed (S20). A silicon source is supplied onto the seed layer (S30). [Reference numerals] (AA) Start; (BB) End; (S10) Load an object in a process chamber; (S20) Form a seed layer on the object by introducing a silicon precursor into the process chamber; (S30) Form a polysilicon film by introducing a silicon source
Abstract translation: 目的：提供一种形成多晶硅层的方法和半导体器件的制造方法，通过在形成均匀厚度的籽晶层之后，通过供给硅源气体来获得具有均匀厚度的多晶硅层。 构成：将物体装入处理室（S10）。 向该物体供给含氮硅前体。 形成初步种子层。 将含氯化物的硅前体供给到初步种子层上。 种子层形成（S20）。 将硅源提供到籽晶层上（S30）。 （附图标记）（AA）开始; （BB）结束; （S10）将物体装入处理室; （S20）通过将硅前体引入到处理室中，在物体上形成种子层; （S30）通过引入硅源形成多晶硅膜
-
公开(公告)号：KR1020130084434A
公开(公告)日：2013-07-25
申请号：KR1020120005220
申请日：2012-01-17
Applicant: 삼성전자주식회사
IPC: H01L21/8247 , H01L27/115
CPC classification number: H01L27/115 , H01L27/1157 , H01L27/11582 , H01L21/823487 , H01L27/0688 , H01L27/11578 , H01L29/7926
Abstract: PURPOSE: A manufacturing method of a three-dimensional semiconductor device is provided to improve reliability by obtaining a space filled with conductive films. CONSTITUTION: Multiple vertical structures passing through a laminated structure are formed. Trenches are formed and define insulation patterns and sacrificial patterns repetitively laminated in turn by patterning the laminated structure. Recess regions are formed and expose a part of the vertical structures between the insulation patterns by removing the sacrificial patterns. A horizontal insulation film (180) is formed to cover the recess regions in a conformal way. A separation pattern (195) is locally formed on each recess region in which the horizontal insulation film is formed. A conductive pattern (210) is formed on each recess region in which the separation pattern is formed.
Abstract translation: 目的：提供三维半导体器件的制造方法，通过获得填充有导电膜的空间来提高可靠性。 构成：形成通过层叠结构的多个垂直结构。 形成沟槽并且通过图案化叠层结构来依次重复地层叠绝缘图案和牺牲图案。 通过去除牺牲图案，形成凹陷区域并将绝缘图案之间的垂直结构的一部分暴露出来。 形成水平绝缘膜（180）以保形方式覆盖凹部区域。 在形成水平绝缘膜的每个凹部区域局部形成分离图案（195）。 在其中形成分离图案的每个凹部区域上形成导电图案（210）。
-
公开(公告)号：KR1020130042271A
公开(公告)日：2013-04-26
申请号：KR1020110106459
申请日：2011-10-18
Applicant: 삼성전자주식회사
IPC: H01L21/8247 , H01L27/115
CPC classification number: H01L29/7889 , H01L21/28273 , H01L21/31051 , H01L21/76205
Abstract: PURPOSE: A method for forming a semiconductor device is provided to reduce an aspect ratio by continuously filling a silicon layer in a recess region. CONSTITUTION: A pattern(3) is formed on a substrate(1). A recess region is formed in the pattern. A silicon precursor is supplied to the substrate. A silicon monolayer(7) is formed on the pattern. A continuous silicon film is formed on the silicon monolayer.
Abstract translation: 目的：提供一种用于形成半导体器件的方法，通过在凹陷区域中连续填充硅层来减小纵横比。 构成：在基板（1）上形成图案（3）。 在图案中形成凹部区域。 硅衬底被提供给衬底。 在图案上形成硅单层（7）。 在硅单层上形成连续的硅膜。
-
公开(公告)号：KR1020130015428A
公开(公告)日：2013-02-14
申请号：KR1020110077412
申请日：2011-08-03
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L27/1157 , H01L27/11582 , H01L29/105 , H01L21/28273 , H01L21/823487
Abstract: PURPOSE: A semiconductor device is provided to improve a threshold voltage distribution property of a transistor using a second active pattern as a channel by providing a structure to selectively dope p-type impurities in a second active pattern. CONSTITUTION: Horizontal patterns(20,28) are laminated on a substrate(1). An opening part(27) passes through the horizontal patterns. A first core pattern(33a) is located in the opening part. A second core pattern(33b) is located on the upper side of the first core pattern. A first active pattern(40) is located between the first core pattern and the horizontal patterns. A second active pattern(43) is located between the second core pattern and the horizontal patterns.
Abstract translation: 目的：提供一种半导体器件，通过提供以第二活性图案选择性地掺杂p型杂质的结构来提高使用第二有源图案作为沟道的晶体管的阈值电压分布特性。 构成：水平图案（20,28）层压在基板（1）上。 开口部分（27）穿过水平图案。 第一芯图案（33a）位于开口部分中。 第二芯图案（33b）位于第一芯图案的上侧。 第一活动图案（40）位于第一芯图案和水平图案之间。 第二活动图案（43）位于第二芯图案和水平图案之间。
-
公开(公告)号：KR100845001B1
公开(公告)日：2008-07-09
申请号：KR1020060127089
申请日：2006-12-13
Applicant: 삼성전자주식회사
IPC: H01L21/31
Abstract: 절연 구조물의 형성 방법 및 이를 이용한 반도체 장치의 제조 방법이 개시된다. 적어도 1회의 산화 공정을 수행하여 기판과 같은 대상체 상에 적어도 하나의 산화막을 형성한 다음, 적어도 하나의 산화막에 대하여 적어도 1회의 질화 공정을 수행하여 산화막의 적어도 일부를 변화시켜 적어도 하나의 질화막을 형성한다. 절연 구조물의 중앙부와 에지 부분을 포함하는 주변부 사이의 두께 차이가 실질적으로 없기 때문에 균일하고 우수한 절연 특성을 확보할 수 있다. 이러한 절연 구조물을 반도체 장치의 터널 절연막으로 적용할 경우, 반도체 장치의 각 셀들의 문턱 전압들의 산포를 균일하게 하여 프로그래밍 동작 및 소거 동작 시에 반도체 장치의 내구성 및 전기적인 특성을 개선할 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
52
records
(took 0.035 seconds)
