中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

133 records (took 0.046 seconds)

    KR102237700B1 - Vertical memory devices and methods of manufacturing the same
    1.
    发明专利
    KR102237700B1 - Vertical memory devices and methods of manufacturing the same 有权

    公开(公告)号：KR102237700B1

    公开(公告)日：2021-04-08

    申请号：KR1020130145724A

    申请日：2013-11-27

    Applicant: 삼성전자주식회사

    Inventor： 장병현 ,  유동철 ,  황기현 ,  남필욱 ,  안재영

    IPC: H01L27/115

    Abstract: 상술한 본 발명의 일 목적을 달성하기 위한 수직형 메모리 장치는 복수의 채널 어레이들, 전하 저장막 구조물, 복수의 게이트 전극들을 포함한다. 상기 채널 어레이는 각각이 상기 제1 방향을 따라 연장되고, 상기 제1 방향 및 상기 제2 방향에 수직한 제3 방향에서 보았을 때 상기 기판의 제1 영역의 중앙부에 위치하며, 상기 제3 방향을 따라 복수 개로 형성된 제1 채널들을 포함하는 제1 채널 열(channel column), 상기 제3 방향에서 보았을 때 상기 제1 영역의 가장자리에 위치하며, 상기 제1 채널들로부터 상기 제3 방향과 예각을 이루는 제4 방향에 각각 배치되는 복수의 제2 채널들을 포함하는 제2 채널 열 및 상기 제3 방향에서 보았을 때 상기 제1 영역의 가장자리에 위치하며, 상기 제2 채널들로부터 상기 제2 방향으로 이격되어 배치되는 복수 개의 제3 채널들을 포함하는 제3 채널 열을 포함한다. 상기 전하 저장막 구조물은 상기 기판의 상면에 평행한 제2 방향을 따라 상기 각 채널들의 측벽 상에 순차적으로 적층된 터널 절연막 패턴, 전하 저장막 패턴 및 블로킹막 패턴을 포함한다.

    수직형 메모리 장치
    6.
    发明公开
    수직형 메모리 장치 审中-实审
    垂直记忆装置

    公开(公告)号：KR1020170134039A

    公开(公告)日：2017-12-06

    申请号：KR1020160065699

    申请日：2016-05-27

    Applicant: 삼성전자주식회사

    Inventor： 이은영 ,  손용훈 ,  안재영

    IPC: H01L27/115 ,  H01L21/768 ,  H01L23/544

    CPC classification number: H01L27/11582 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/544 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11578 ,  H01L29/1037 ,  H01L2223/544 ,  H01L2223/54426

    Abstract: 본발명의기술적사상에의한수직형메모리장치는기판상에상기기판의상면과수직한제1 방향으로교대로그리고반복적으로적층된상기상면에평행한게이트전극들및 상기상면에평행한절연막패턴들을포함하는복수개의적층구조체들, 상기적층구조체들중 인접한두 개의상기적층구조체들의사이에개재된적어도하나의구조체간층들, 상기적층구조체들및 상기적어도하나의구조체간층들을상기제1 방향으로관통하여상기기판과연결되는채널구조를포함할수 있다.

    Abstract translation: 根据本发明的技术特征的垂直型存储装置中，在上表面上的交替的上表面平行的栅电极和垂直于基片上的基片的第一方向，且重复地堆叠，并且在绝缘膜图案是平行于上表面 至少一个层间结构层在第一方向上介于两个相邻层叠结构，堆叠结构和至少一个层间结构层之间 并且连接到衬底的沟道结构。

    3차원 반도체 장치 및 그 제조 방법
    7.
    发明授权
    3차원 반도체 장치 및 그 제조 방법 有权
    三维半导体器件及其制造方法

    公开(公告)号：KR101755643B1

    公开(公告)日：2017-07-10

    申请号：KR1020100128412

    申请日：2010-12-15

    Applicant: 삼성전자주식회사

    Inventor： 김비오 ,  황기현 ,  안재영 ,  임승현 ,  김동우

    IPC: H01L27/115 ,  H01L21/8247

    CPC classification number: H01L29/66666 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11578 ,  H01L27/11582 ,  H01L29/7889 ,  H01L29/7926

    Abstract: 기판, 기판상에적층된도전패턴, 및도전패턴들을관통하여기판과연결되는활성패턴이제공된다. 활성패턴은활성패턴의상부영역에형성된제 1 불순물영역및 상기제 1 불순물영역과적어도일부중첩되는확산저지불순물영역을포함하고, 상기확산저지불순물영역은탄소를포함할수 있다.

    Abstract translation: 提供了一种基板，堆叠在基板上的导电图案以及通过导电图案连接到基板的有源图案。 有源图案可以包括形成在有源图案的上部区域中的第一杂质区域和至少部分地与第一杂质区域重叠的扩散抑制杂质​​区域，并且扩散抑制杂质​​区域可以包括碳。

    가스 인젝터 및 이를 갖는 웨이퍼 처리 장치
    9.
    发明公开
    가스 인젝터 및 이를 갖는 웨이퍼 처리 장치 审中-实审
    气体注射器和加热装置

    公开(公告)号：KR1020160070359A

    公开(公告)日：2016-06-20

    申请号：KR1020140177175

    申请日：2014-12-10

    Applicant: 삼성전자주식회사

    Inventor： 최지훈 ,  노영진 ,  라중연 ,  안재영 ,  임헌형

    IPC: H01L21/205

    CPC classification number: C23C16/45578 ,  C23C16/45546 ,  H01L21/205 ,  H01L21/2053 ,  H01L21/2056

    Abstract: 가스인젝터는가스공급원으로공정가스를반응튜브내로도입하기위한가스도입관, 상기가스도입관에연결되고상기반응튜브내에서상기가스도입관으로부터일방향으로연장하고아치형상으로상기반응튜브의원주방향으로연장하는가스분배체, 및상기가스분배체의내측면에상기가스분배체의상기연장방향을따라이격형성되고상기공정가스를분사하는복수개의분사구들을포함한다.

    Abstract translation: 气体喷射器技术领域本发明涉及一种气体喷射器。 气体喷射器包括：气体导入管，其将作为气体供给源的处理气体引入反应管中; 气体分配体，其与气体导入管连接，从反应管内的气体导入管沿一个方向延伸，并且在反应管的圆周方向上延伸成拱形; 以及多个喷嘴，其形成为在气体分配体的内表面上沿气体分配体的延伸方向彼此分离，并喷射处理气体。

    반도체 장치 및 그 제조방법
    10.
    发明公开
    반도체 장치 및 그 제조방법 审中-实审
    半导体器件及其制造方法

    公开(公告)号：KR1020160049159A

    公开(公告)日：2016-05-09

    申请号：KR1020140145348

    申请日：2014-10-24

    Applicant: 삼성전자주식회사

    Inventor： 연국현 ,  안재영 ,  김비오 ,  노영진 ,  박광민 ,  유동철

    IPC: H01L27/115 ,  H01L21/8247 ,  H01L29/788

    CPC classification number: H01L27/11582 ,  H01L21/0214 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/11556 ,  H01L29/511 ,  H01L29/517 ,  H01L29/518 ,  H01L29/7926 ,  H01L27/11521

    Abstract: 본발명은 3차원반도체메모리장치및 그제조방법에관한것으로, 보다구체적으로터널절연막내에전하트랩사이트의밀도가낮은고유전막을추가로포함함으로써, 3차원반도체메모리장치의리텐션및 내구성특성을향상시킬수 있다.

    Abstract translation: 本发明涉及一种三维半导体存储器件及其制造方法。 更具体地，可以通过在隧道绝缘膜内包括具有低密度的电荷陷阱位置的高介电膜来提高三维半导体存储器件的保留和耐久性。 半导体存储器件包括：层叠结构，其包括在基板上交替重复堆叠的栅电极和绝缘膜; 通过穿透层压结构连接到基板的通道结构; 在所述沟道结构和所述栅电极之间的电荷存储膜; 电荷储存膜与通道结构之间的隧道绝缘膜; 以及电荷存储膜和栅电极之间的阻挡绝缘膜。 隧道绝缘膜包括：邻近沟道结构的第一隧道绝缘膜; 与电荷存储膜相邻的高电介质膜; 以及在第一隧道绝缘膜和高介电膜之间的第二隧道绝缘膜。 第一隧道绝缘膜包括氧化硅膜，第二隧道绝缘膜包括氮化硅或氮氧化硅。

Patent Agency Ranking