-
-
Patent Agency Ranking
-
公开(公告)号：KR1020150034429A
公开(公告)日：2015-04-03
申请号：KR1020130114493
申请日：2013-09-26
Applicant: 한국과학기술원
Abstract: 본발명은금속나노와이어(Nano wire); 및상기금속나노와이어와동일한금속인금속나노파티클(Nano particle)을포함하는박막으로써, 상기나노와이어와나노파티클은결합을형성하는것을특징으로하는나노와이어로강화된나노파티클박막을제공한다. 본발명에따른나노와이어로강화된나노파티클박막은나노와이어가지닌선형구조를통해전기적특성을향상시킬수 있으며, 동일한재료의나노파티클과혼합하여나노파티클박막을제조함으로써, 강한화학적결합을형성하게되고, 외부의인장하중에대해저항할수 있어기계적특성을향상시킬수 있다. 또한, 매우긴 나노와이어를사용하여횡방향의브리징효과뿐만아니라, 종방향의브리징효과를얻을수 있다.
Abstract translation: 本发明涉及一种纳米线增强的纳米粒子薄膜，其特征在于纳米线和纳米粒子的组合作为薄膜，其包括金属纳米线和含有与金属纳米线相同的金属的金属纳米粒子 。 根据本发明，通过金属纳米线增强的金属纳米颗粒薄膜可以通过纳米线具有的螺旋结构改善电子特征，并且改善机械特征，使得能够抵抗外部拉伸载荷同时形成强烈的 通过与由相同材料制成的纳米颗粒混合制造纳米颗粒薄膜的化学组合。 此外，本发明通过使用极长的纳米线可以获得横向桥接效应以及垂直桥接效应。
-
公开(公告)号：KR101229660B1
公开(公告)日：2013-02-04
申请号：KR1020110032715
申请日：2011-04-08
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 칩 적층용 절연필름, 그 제조방법 및 이를 이용한 칩 적층방법이 제공된다.
본 발명에 따른 칩 적층용 절연필름은 절연층(110); 및 상기 절연층 내부에 구비되는 금속패턴(120)을 포함하며, 여기에서 상기 금속패턴은 칩 적층방향으로 연장되는 제 2 금속라인(122); 및 상기 제 2 금속라인으로부터 소정 길이만큼 수직 연장되는 복수 개의 제 1 금속라인(121)으로 이루어진 것을 특징으로 하며, 본 발명은 적층칩 층간의 전기적인 인터커넥션을 형성하기 위하여 금속 패턴이 형성된 절연필름을 이용하여 열압착본딩으로 적층하므로 생산성이 높은 장점이 있다. 또한, 패드의 신호선과 칩의 측면의 절연을 위한 절연층을 형성할 필요가 없기 때문에 적층 공정이 단순한 장점이 있으며, 패드의 크기 및 간격과 무관하게 적층 칩 사이의 층간 전기적인 인터커넥션을 형성하므로 공정의 적용 범위가 넓은 장점이 있다. 더 나아가, 본 발명에 따른 절연필름은 구조가 간단하여 필름 제작 공정이 간단한 장점이 있다.-
公开(公告)号：KR101221180B1
公开(公告)日：2013-01-21
申请号：KR1020110092754
申请日：2011-09-15
Applicant: 한국과학기술원
CPC classification number: H01L2224/16 , H01L2224/17 , H01L2924/00012
Abstract: PURPOSE: A conductive bump for connecting chips, a manufacturing method thereof, and a method for connecting the chips are provided to improve combination between chips by including the conductive bump on each substrate. CONSTITUTION: A seed layer(120) is laminated on a substrate. A photoresist layer(130) is laminated on the seed layer. The photoresist layer is patterned. A plurality of trench structures are formed on the patterned layer. A conductive bump is grown by electroplating the seed layer.
Abstract translation: 目的：提供用于连接芯片的导电凸块，其制造方法和连接芯片的方法，以通过在每个基板上包括导电凸块来改善芯片之间的组合。 构成：将种子层（120）层压在基材上。 光致抗蚀剂层（130）层压在种子层上。 对光致抗蚀剂层进行图案化。 在图案化层上形成多个沟槽结构。 通过电镀种子层来生长导电凸块。
-
公开(公告)号：KR1020120114889A
公开(公告)日：2012-10-17
申请号：KR1020110032714
申请日：2011-04-08
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: PURPOSE: A chip lamination method, a chip laminated with the same, an insulating film, and a manufacturing method thereof are provided to widen a range of application of a process by forming electrical interconnection to a lamination chip. CONSTITUTION: A plurality of metal patterns(120) is included inside an insulating layer(110). An insulating film is inserted into a separate space between chips as predetermined length. A chip pad is welded at the upper side of the chips. A metal pattern is composed of a metal line. One or more chip pads are commonly welded in the metal pattern with thermo-compression bonding method, an ultrasonic wave welding method, or a thermal ultrasonic wave welding method.
Abstract translation: 目的：提供一种芯片层压方法，与其层叠的芯片，绝缘膜及其制造方法，通过与层压芯片形成电互连来扩大工艺的应用范围。 构成：多个金属图案（120）包括在绝缘层（110）内。 将绝缘膜插入到芯片之间的单独空间中，作为预定长度。 在芯片的上侧焊接芯片焊盘。 金属图案由金属线组成。 通常使用热压接法，超声波焊接法或热超声波焊接法将一个或多个芯片焊盘焊接在金属图案中。
-
-
-
-
-
Search Results
36
records
(took 0.021 seconds)
