Abstract:
본 발명은 결합 선로의 일단부들은 AC 단락시키고, 타단부들은 트랜지스터의 게이트 단자와 드레인 단자에 각각 연결하고, 상기 결합 선로의 길이는 동작 주파수에서의 λ/4보다 소정 길이가 짧도록 설계하여, 상기 결합 선로에 의해 상기 트랜지스터의 입력단, 상기 트랜지스터의 게이트와 드레인 사이 및 상기 트랜지스터의 출력단에 각각 연결된 인덕터로 등가 회로화하는 것을 특징으로 하는 증폭기의 설계 방법으로 게이트와 드레인 사이의 커패시턴스를 제거함으로써 역방향 격리 성능을 향상시켜 증폭기의 이득을 향상시킨 효과가 발생한다.
Abstract:
시링킹팩터(shrinking factor)를 보다 더 작게 만들 수 있고 1-최하위 비트(LSB)에 따라 변하는 유닛 캐패시턴스(unit capacitance)를 더 줄어들게 하는 것이 가능하도록, 인덕터와 캐패시터로 구성되는 엘씨탱크(LC-tank)와, 엘씨탱크에 병렬로 연결되는 제1트랜지스터 및 제2트랜지스터와, 제1트랜지스터와 캐스코드(cascode) 방식으로 연결되는 제3트랜지스터와, 제2트랜지스터와 캐스코드 방식으로 연결되는 제4트랜지스터와, 제3트랜지스터와 제4트랜지스터의 소스에 연결되는 유닛 캐패시터와, 하나는 제3트랜지스터의 드레인과 소스에 연결되고 다른 하나는 제4트랜지스터의 드레인과 소스에 연결되는 한쌍의 보조캐패시터를 포함하는 양자화 잡음을 감소시킨 고해상도 디지털 제어 발진기를 제공한다.
Abstract:
Provided is a high-resolution DCO structure for reducing quantization noise which is capable of making shrinking factors smaller and reducing unit capacitance varying according to 1-least significant bits (LSBs), comprising: an LC-tank comprising an inductor and a capacitor; a first transistor and a second transistor connected to the LC-tank in parallel; a third transistor connected to the first transistor in a cascade mode; a fourth transistor connected to the second transistor in the cascade mode; a unit capacitor connected to sources of the third transistor and the fourth transistor, respectively; a pair of sub capacitors in which one is connected to the drain and source of the third transistor and the other is connected to the drain and source of the fourth transistor.
Abstract:
PURPOSE: A low power and high speed buffer amplifying circuit for driving an LCD is provided to improve the internal slew rate and the external slew rate at the same time according to a slewing condition. CONSTITUTION: An input unit (10) outputs current by being input with an input signal from a differential input end. A comparison unit (20) activates a current transmission path by making the output current of the input unit to be flowed when the change of an input signal which is input from the input unit is more than a reference value. A current transmission unit (30) transmits current to the input unit or to an output end by being activated by the comparison unit, and comprises multiple current transmission paths. A reverse amplifying unit (40) delivers the current through the current transmission unit, and charges or discharges the current of the output end at the same time. [Reference numerals] (10) Input unit; (21) First comparison unit; (22) Second comparison unit; (31) First current transmission unit; (32) Second current transmission unit; (41) First reverse amplifying unit; (42) Second reverse amplifying unit; (AA) Input end; (BB) Output end
Abstract:
PURPOSE: A digital analog converter, a driving apparatus including the same, and a display apparatus are provided to remove the loading effect without any additional current. CONSTITUTION: A digital analog converter (1500) comprises an R- DAC (Digital to Analog Converter) (1510, 1520, 1530) connected with a cascade and a buffer (1540). The R- DAC (1510) comprises multiple resistance strings (R1) and a decoder (1512). The R-DAC (1520) comprises multiple resistance strings (R2) which connected to the R-DAC (1510) and a decoder (1522). The R-DAC (1530) comprises multiple resistance strings (R3) which connected to the R-DAC (1520) and a decoder (1532). The buffer is connected to the output terminal of the R-DAC (1530). [Reference numerals] (1512,1532) Four bits decoder; (1522) Two bits decoder
Abstract:
본 발명은 저전력 초재생수신장치 및 초재생수신장치에서 전력감소 방법에 관한 것이다. 본 발명의 초재생수신장치는 발진을 시작하는 가동시간이 입력신호의 존재여부 따라 상이한 오실레이터 및 오실레이터의 가동시간 내에서만 전원을 인가하는 전원제어부를 포함한다. 전원제어부는 오실레이터가 가동하는 구간 내에서만 전체 초재생수신장치를 구동하도록 함으로써 전력을 감소시킨다.
Abstract:
본 발명은 USN용 센서 노드의 무선 송수신 장치에서 소모되는 전력을 최소화하기 위한 저전력 전파 감응 웨이크업 수신기 및 그 구조를 제안함을 목적으로 한다. 본 발명에 따른 웨이크업 수신기는 웨이크업 데이터를 수신하기 위한 데이터 수신부, 일정 순환 주기 안에서 미리 설정된 시간 구간마다 버스트 신호를 수신하기 위한 버스트 신호 수신부, 상기 일정 순환 주기 안에서 미리 설정된 시간 구간 동안 버스트 신호 수신부를 활성화시키는 신호를 발생하는 듀티 사이클 신호 발생부 및 활성화되면 듀티 사이클 신호 발생부를 디세이블시키고 데이터 수신부에 전원을 인가하여 웨이크업 데이터를 수신하도록 하는 스위칭부를 포함하며, 스위칭부는 상기 버스트 신호 수신부로부터 수신된 유효한 버스트 신호의 검출에 의해 턴온되고 내부의 프로그램 가능한 카운터에 의해 턴오프되며, 웨이크업 처리부에 의해서도 턴오프 가능하다.