-
公开(公告)号：KR100861472B1
公开(公告)日：2008-10-07
申请号：KR1020070036160
申请日：2007-04-12
Applicant: 한국전기연구원
IPC: H01L29/78
CPC classification number: H01L29/6606 , H01L29/1608 , H01L29/872
Abstract: A high-voltage semiconductor device and a manufacturing method thereof are provided to obtain a high breakdown voltage characteristic by using benzocyclobutyn. A silicon carbide substrate(240) having high doping density is formed on a cathode electrode(250). A base layer(230) having low density is formed on the silicon carbide substrate to obtain high breakdown voltage characteristics. A thermal oxide layer(220) having low surface charge density and high field intensity is formed on the base layer. A polymer-based benzocyclobutyn layer(210) having high field intensity is formed on the thermal oxide layer. A termination structure comes in contact with the base layer through the thermal oxide layer and the polymer-based benzocyclobutyn layer. A metal layer for anode electrode comes in contact with the thermal oxide layer and the polymer-based benzocyclobutyn layer.
Abstract translation: 提供一种高压半导体器件及其制造方法，以通过使用苯并环丁烯来获得高的击穿电压特性。 在阴极（250）上形成具有高掺杂密度的碳化硅衬底（240）。 在碳化硅衬底上形成具有低密度的基底层（230）以获得高的击穿电压特性。 在基底层上形成具有低表面电荷密度和高场强的热氧化物层（220）。 在热氧化层上形成具有高场强度的聚合物基苯并环丁烯层（210）。 端接结构通过热氧化物层和聚合物基苯并环丁烯层与基层接触。 用于阳极电极的金属层与热氧化物层和聚合物基苯并环丁烯层接触。
-
公开(公告)号：KR100848810B1
公开(公告)日：2008-07-28
申请号：KR1020070078261
申请日：2007-08-03
Applicant: 한국전기연구원
Abstract: An apparatus for growing a single crystal is provided to easily fabricate an n-type low-resistance semiconductor substrate by easily adjusting the density of nitrogen rarely adjusted by injecting only a silicon material while using silicon carbide material powder. A porous graphite plate(205) and a carbon silicon powder material(206) are alternately positioned in the lower part in a graphite crucible(201). A silicon carbide seed(204) attached to a support part(203) is positioned to confront the porous graphite plate and the carbon silicon powder material, separated from the porous graphite plate and the carbon silicon powder material. A silicon powder material is injected to the upper part of the graphite crucible including the silicon carbide seed to form a silicon melt(202). The silicon carbide powder material, the porous graphite plate and the silicon melt in the graphite crucible are heated in a reaction chamber(208) of a vacuum state so that carbon and silicon materials are transferred from the silicon carbide powder material, the porous graphite plate and the silicon melt to the seed to grow a silicon carbide single crystal. The temperature of the lower part of the graphite crucible in which the porous graphite plate and the carbon silicon powder material are positioned can be higher than that of the upper part of the graphite crucible in which the silicon carbide seed is positioned, wherein the temperature gradient is from 1 °C/centimeter to 20 °C/centimeter.
Abstract translation: 提供用于生长单晶的装置，通过容易地调节通过仅使用硅材料调节的氮的密度，同时使用碳化硅材料粉末来容易地制造n型低电阻半导体衬底。 多孔石墨板（205）和碳硅粉末材料（206）交替地位于石墨坩埚（201）的下部。 安装在支撑部件（203）上的碳化硅种子（204）定位成与多孔石墨板和碳硅粉末材料分离的多孔石墨板和碳硅粉末材料相对。 将硅粉末材料注入到包括碳化硅晶种的石墨坩埚的上部，以形成硅熔体（202）。 石墨坩埚中的碳化硅粉末材料，多孔石墨板和硅熔体在真空状态的反应室（208）中被加热，使得碳和硅材料从碳化硅粉末材料转移，多孔石墨板 并将硅熔化至种子以生长碳化硅单晶。 多孔石墨板和碳硅粉末材料所在的石墨坩埚的下部的温度可以高于其中定位有碳化硅种子的石墨坩埚的上部的温度，其中温度梯度 从1℃/厘米到20℃/厘米。
-
-
-
公开(公告)号：KR102198213B1
公开(公告)日：2021-01-04
申请号：KR1020170143048
申请日：2017-10-31
Applicant: 한국전기연구원
Abstract: 본발명은확산방지층과산화방지막, 산화막이형성된열전레그가구비된열전모듈제조방법및 그에의한열전모듈에관한것으로서, 보다상세하게는고온부에설치되는열전레그의구성원소와전극물질의상호확산을막고, 외부환경에노출되어열전레그의휘발이나산화가발생하지않도록보호막이형성된열전레그에관한것이다.이와같은본 발명의해결과제를달성하기위하여, 고온부의기판에설치되는상부기판전극과저온부의기판에설치되는하부기판전극사이에연결되는복수개의열전레그에있어서, 상기열전레그의상부면에형성되는확산방지층과상기확산방지층의상부면과상기열전레그의외부면에형성되어산화가방지되는산화방지막으로이루어지는것을특징으로하는확산방지층과산화방지막, 산화막이형성된열전레그가구비된열전모듈제조방법및 그에의한열전모듈을제공한다.
-
Patent Agency Ranking
公开(公告)号：KR1020160144600A
公开(公告)日：2016-12-19
申请号：KR1020150080946
申请日：2015-06-09
Applicant: 한국전기연구원
Abstract: 본발명은, 도핑재를첨가하여열전성능이향상된열전소재에있어서, MQ로이루어진열전소재에 M'Q'로이루어진도핑재가첨가되는것을기술적요지로한다. (상기 M 및상기 M'은금속소재이며, 상기 Q 및상기 Q'은산소(O), 황(S), 셀레늄(Se), 텔루룸(Te) 및이의혼합으로이루어진군으로부터선택된것임.) 이에의해열전소재와도핑재간에격자상태및 에너지베리어값을비교하고이를통해선택된도핑재를첨가하여열전성능이향상된열전소재를얻을수 있다. 또한도핑재의열전특성에따라열전소재에첨가되는함량을선택가능한도핑재를첨가하여열전성능이향상된열전소재를얻을수 있다.
Abstract translation: 本发明的主要技术思想是通过添加掺杂材料具有改进的热电性能的热电材料，其中将由M'Q'组成的掺杂材料添加到由MQ组成的热电材料（M和M' 金属材料; Q和Q'选自氧（O），硫（S），硒（Se），碲（Te）及其混合物）。 因此，通过添加通过比较热电材料和掺杂材料之间的晶格状态和能量势垒值而选择的掺杂材料，可以获得具有改善的热电性能的热电材料。 此外，通过添加掺杂材料可以获得具有改善的热电性能的热电材料，掺杂材料可以根据掺杂材料的热电特性来选择加入到热电材料中的含量。
-
公开(公告)号：KR101386115B1
公开(公告)日：2014-05-07
申请号：KR1020120065220
申请日：2012-06-18
Applicant: 한국전기연구원
IPC: H01L21/336 , H01L29/78
Abstract: 본발명은낮은게이트저항을갖는 SiC UMOSFET 제조방법에관한것으로, 트렌치게이트구조를사용하는탄화규소(SiC) UMOSFET 제조방법에있어서, SiC 웨이퍼에스크린산화막과트렌치식각방지하드마스크층을형성하는제 1단계와; 트렌치가형성될부위를포토레지스트로정의하고, SiC 웨이퍼를식각하여트렌치를형성한후, 트렌치내부벽면에게이트절연막을형성하는제 2단계와; 폴리실리콘과금속막을연달아증착하여트렌치내부에상기물질이채워지도록하는제 3단계와; 화학적기계적연마(Chemical Mechanical Polishing, CMP)로상기금속막과폴리실리콘을연마, 제거하여평탄화를하는제 4단계와; SiC 웨이퍼앞면에소오스컨택, 웨이퍼뒷면에드레인전극을형성하고열처리를실시하여소오스컨택, 드레인전극에오믹접합을형성하면서이와동시에트렌치내부의폴리실리콘과금속의반응을유발, 실리사이드층을형성하는제 5단계와; 트렌치상부에소오스-게이트절연막을형성하는제 6단계; 그리고, 상기 SiC 웨이퍼앞면에형성되고, 상기소오스-게이트절연막에의해게이트전극과전기적으로절연되도록금속막을증착하여소오스전극을형성하는제 7단계;를포함하여구성되는낮은게이트저항을갖는 SiC UMOSFET 제조방법을기술적요지로한다. 이에따라, SiC UMOSFET의트렌치내부에폴리실리콘과금속막을차례로적층하여열처리시켜폴리실리콘과금속막의계면사이에실리사이드를형성시킴에의해, 실리사이드와금속막을게이트전극의일부로형성시켜게이트저항을감소시키는이점이있다. 그리고본 발명에서는상기와같은게이트구조를형성하기위한단순화된제조방법을제시한다. 구체적으로는트렌치식각을위한식각방지하드마스크를트렌치에게이트절연막성장공정및 폴리실리콘/금속막의화학적·기계적연마공정(Chemical Mechanical Polishing : CMP) 진행시 CMP 중단층으로활용하여, 1회의 photo/etch 공정으로트렌치식각, 게이트산화막성장, 폴리실리콘/금속층의 CMP공정까지모두진행이가능하다는이점이있다.
-
公开(公告)号：KR101386135B1
公开(公告)日：2014-04-17
申请号：KR1020120137269
申请日：2012-11-29
Applicant: 한국전기연구원
IPC: H01L21/205 , H01L21/822
Abstract: The present invention relates to a SiC device manufacturing method with decreased interface states of SiC and SiO_2 interfaces. The SiC device manufacturing method with decreased interface states of SiC and SiO_2 interfaces, comprises a first step of disassembling gases with nitrogen atoms in the plasma state, adsorbing the resultant nitrogen atoms, nitrogen ions, or radicals with nitrogen onto an SiC surface and making the resultant components react to the SiC surface; and a second step of forming a SiO_2 film on the SiC surface after performing the first step. The SiC surface is directly treated with mixed gases including gases with nitrogen atoms in the plasma state, and the SiO_2 film is deposited on the treated SiC surface. The interface states of the SiC and SiO_2 interfaces can be favorably decreased as the molecules of the gases with nitrogen atoms are effectively divided into atoms or ions in the plasma state.
Abstract translation: 本发明涉及SiC和SiO_2界面的界面态降低的SiC器件制造方法。 SiC和SiO_2界面界面状态降低的SiC器件制造方法，包括用等离子体状态的氮原子分解气体的第一步骤，用氮气将所得氮原子，氮离子或自由基吸附到SiC表面上， 所得组分与SiC表面反应; 以及在执行第一步骤之后在SiC表面上形成SiO 2膜的第二步骤。 SiC表面用等离子体状态的氮原子气体混合气体直接处理，SiO_2膜沉积在处理过的SiC表面。 随着具有氮原子的气体分子在等离子体状态下被有效地分成原子或离子，SiC和SiO 2界面的界面状态可以有利地降低。
-
公开(公告)号：KR1020130142009A
公开(公告)日：2013-12-27
申请号：KR1020120065220
申请日：2012-06-18
Applicant: 한국전기연구원
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/66053 , H01L29/1608 , H01L29/66734 , H01L29/7813
Abstract: One embodiment of the present invention relates to a method for manufacturing an SiC UMOSFET with low gate resistance. A screen oxide layer and a trench etch prevention hard mask layer are formed on an SiC wafer. A gate insulation layer is formed on the inner wall of the trench. The trench is filled by depositing polysilicon and a metal layer.
Abstract translation: 本发明的一个实施例涉及一种用于制造具有低栅极电阻的SiC UMOSFET的方法。 在SiC晶片上形成屏蔽氧化物层和沟槽蚀刻防止硬掩模层。 在沟槽的内壁上形成栅极绝缘层。 通过沉积多晶硅和金属层来填充沟槽。
-
公开(公告)号：KR101172811B1
公开(公告)日：2012-08-09
申请号：KR1020100090969
申请日：2010-09-16
Applicant: 한국전기연구원
Abstract: 본 발명은 전계방출 소자의 제조방법 및 그 전계방출 소자에 관한 것으로서, 금속 디스크를 가공하는 제1단계와; 상기 가공된 금속 디스크의 배면에 내산화층을 형성하는 제2단계와; 상기 금속 디스크의 측면 및 상면 가장자리 부분에 금속층을 증착하는 제3단계와; 상기 금속층이 증착된 금속 디스크를 산화시켜, 상기 금속 디스크의 상면에서 상기 금속층이 증착되지 않은 부분에서는 금속 나노선을 성장시키고, 상기 금속층이 증착된 금속 디스크의 측면 및 상면 가장자리 부분에는 금속산화물 절연층을 성장시키는 제4단계;를 포함하여 이루어지는 것을 특징으로 하는 금속산화물을 이용한 고출력 전계방출 소자의 제조방법 및 이러한 제조방법에 의해 제조된 금속산화물을 이용한 고출력 전계방출 소자를 기술적 요지로 한다. 이에 의해 금속 디스크의 배면 및 측면 그리고 가장자리에서의 나노선 성장을 억제하는 공정을 개발하여 간단한 공정으로 저가의 나노선을 이용한 전계방출 소자의 제작이 가능하며, 전계방출 소자의 가장자리에서 발생하는 아크방전으로 인해 소자 및 전원회로의 파괴를 막아 소자의 특성을 향상시킬 수 있어 고효율, 고출력의 전계방출 소자의 제조를 용이하게 하는 이점이 있다.
-
-
-
-
-
-
-
-
-
Search Results
84
records
(took 0.022 seconds)
