-
-
-
公开(公告)号：KR1019960009531B1
公开(公告)日：1996-07-20
申请号：KR1019930030018
申请日：1993-12-27
IPC: H04L1/00
Abstract: The system includes an input/output signal connection(1-1) in high-speed transmission bit rate, a frame reader(1-2) which receives DS2 input clock and DS3 input signal from the connection(1-1) and outputs informationdata and frame detection signal, and an alarming processor for generating an alarm signal when frame detection mode is set for over one half of the total operation time of the system.
Abstract translation: 该系统包括高速传输比特率的输入/输出信号连接（1-1），从连接（1-1）接收DS2输入时钟和DS3输入信号的帧读取器（1-2），并输出信息数据 和帧检测信号，以及报警处理器，用于当帧检测模式被设置为系统的总操作时间的一半以上时产生报警信号。
-
公开(公告)号：KR1019950022083A
公开(公告)日：1995-07-26
申请号：KR1019930030010
申请日：1993-12-27
IPC: H03K5/00
Abstract: 본 발명은 DS3 프레임 채널 데이타 신호와 채널 클럭의 위상정형기에 관한 것으로, 선택스위치에 연결된 디코더, 입력 채널신호를 증계하기 위한 릴레이 기능 수단, 상기 디코더와 상기 릴레이 기능 수단으로부터 출력된 신호를 조합하여 위상정형을 위한 선택 제어 신호를 발생하기 위한 위상 선택기, 및 입력 채널 슬롯와 상기 위상 선택기로 부터의 발생신호를 입력으로 하여 채널데이타와 입력 채널 클럭의 위상 정형을 가능하게 해 주기 위한 위상 정형 수단(1-4)을 구비하고 있는 것을 특징으로 한다.
-
-
Patent Agency Ranking
公开(公告)号：KR100134700B1
公开(公告)日：1998-05-15
申请号：KR1019940037006
申请日：1994-12-23
Applicant: 한국전자통신연구원
IPC: G06T1/60
Abstract: 본 발명은 영상압축방법에 있어 효율적인 반화소 움직임 추정장치에 있어서, 메모리번지를 출력하는 번지발생수단(3-1)과; 상기 번지 발생수단(3-1)에서 출력된 메모리번지를 입력받아 각 반화소 위치에서의 움직임보상 오차를 계산하는데 사용되는데 사용된는 정수위치 움직임보상 오차를 출력하는 저장수단(3-2)과; 메모리로부터 출력되는 정수위치에서의 움직임보상 오차들을 입력받아 최소 움직임보상 오차를 갖는 정수 위치를 중심으로 주위 8개 반화소위치에서의 움직임보상 오차를 계산하는 연산기(3-3); 및 상기 연산기(3-3)로부터 출력된 8개 반화소위치 움직임보상 오차와 정수위치에서의 최소 움직임보상 오차들을 서로 비교하여 최소 움직임보상 오차를 갖는 위치를 최종 반화소단위 움직임벡터로 출력하는 비교기 및 반화소단위 움직임벡터 선택기(3-4)를 포함하여 이루어지는 것을 특징으로 하는 반화소 움직임 추정장치 및 그 방법에 관한 것이다.
-
公开(公告)号：KR100129800B1
公开(公告)日：1998-04-11
申请号：KR1019930030883
申请日：1993-12-29
IPC: H04N7/10
Abstract: The transmitting apparatus is composed of a transmitting terminal part(1) connected to an apparatus having a low transmission bit rate; a receiving terminal part(2) transmitting and receiving channel data of high speed; a frame organizer(3) organizing DS3 class transmission frame for transmitting at a high speed of the DS3 class; a bus(5) being connected to each functional part to provide a data transmission path and a control signal transmission path; a main control signal generator(4) controlling operations of each functional part through buses; the transmitting terminal part(1) comprising data processing function of the DS3 class for transmitting at high speed a stereo audio input data having a low transmission bit rate; the receiving terminal part(2) having function for converting inversely high speed input data of the DS3 class into an output signal of the low transmission bit rate, thereby enabling high speed transmission of the stereo audio data.
Abstract translation: 发送装置由连接到具有低传输比特率的装置的发送终端部分（1）组成; 接收终端部分（2）发送和接收高速通道数据; 组织者组织者（3）组织DS3类传输帧，以高速传输DS3类; 总线（5）连接到每个功能部件以提供数据传输路径和控制信号传输路径; 主控制信号发生器（4），通过总线控制各功能部件的动作; 发送终端部分（1）包括用于高速传输具有低传输比特率的立体声音频输入数据的DS3类的数据处理功能; 所述接收终端部分（2）具有用于将所述DS3类的反相高速输入数据转换为所述低传输比特率的输出信号的功能，由此能够进行立体声音频数据的高速传输。
-
公开(公告)号：KR1019970057955A
公开(公告)日：1997-07-31
申请号：KR1019950053943
申请日：1995-12-22
Applicant: 한국전자통신연구원
Abstract: 본 발명은 움직임 벡터 결정 장치에 관한 것으로, 전체 탐색 영역에 대한 제1차이 계산수단; 제2차이 계산수단; 제1가산수단; 제2가산수단; 제1레지스터; 제2비교수단; 앤드수단; 및 노아수단으로 구성되어 있으며, 탐색 영역내에의 여러 후보 위치에서의 MAD가 동일한 경우 이전 매크로 블록의 MV와 거리가 가장 가까운 MV를 구하는 경우 이 방식을 사용하지 않은 경우보다 부호화 효율이 좋아지는 효과가 있다.
-
公开(公告)号：KR1019970057889A
公开(公告)日：1997-07-31
申请号：KR1019950055839
申请日：1995-12-23
Applicant: 한국전자통신연구원
IPC: H04N19/43
Abstract: 본 발명은 선형 시스톨릭 어레이를 사용한 움직임 추정 연산 구조로서, 기존으 움직임 추정 장치에 비하여 훨씬 넓은 탐색 범위를 제공하고, 외부 데어터의 공급 속도가 내부 연산 소자의 동작속도의 절반이 되도록 하여, 시스템의 데이타 공급부담을 줄이면서도 전체 움직임 추정 성능을 향상시킨 움직임 추정장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명의 블록정합 움직임 추정 장치는, 기준블록 데이타를 원래 값과 지연된 값으로 각각 입력 받아 다중화하여 출력하는 다중화수단, 상기 다중화 수단의 출력을 지연시켜 출력하는 지연 수단, 및 연산소자를 선형 시스톨틱 어레이로 구성한 파이프 라인부를 병렬로 연결하여 구성하되, 탐색영역데이타와 상기 지연수단 및 다중화 수단의 출력을 입력받아 탐색 영역의 각 부분별 MAD 계산을 담당하는 프로세서 어레이 수단을 구비한다. 따라서, 상기와 같이 이루어지는 본 발명의 블록정함 움직임 추정 장치는 내부 연산 소자의 빠른 계산 속도, 이의 절반 속도만을 요구하는 외부 데이터 공급 구조, 초기 데이터 공급 이후에도 모든 연산 소자가 100% 활용되는 효율적인 시스톨릭 연산 구조, 또한 이러한 구조를 통하여 얻을 수 있는 넓은 탐색범위등을 제공하는 효과가 있다.-
公开(公告)号：KR1019970057880A
公开(公告)日：1997-07-31
申请号：KR1019950052191
申请日：1995-12-19
Applicant: 한국전자통신연구원
IPC: H04N19/51
Abstract: 본 발명은 프레임/필드모드 반화소 움직임 보상 장치에 관한 것으로, 프레임 또는 필드 반화소 움직임 보상 장치는 순방향 및 역방향 탐색영역 데이터 저장용 제1 및 제2 메모리수단(31,32); 상기 각각의 제1 및 제2 메모리수단(31,32)으로부터의 순방향 및 역방향 탐색영역 데이터의 메모리 출력번지 발생을 위한 제1 및 제2 카운트 수단(33,34); 상기 제1 및 제2 메모리 수단(31,32)으로부터의 정수 위치에서의 순방향 및 역방향 탐색영역 데이터를 입력으로 하여 정수 위치 또는 반화소 위치에서의 순방향, 역방향, 또는 양방향 움직임 보상 데이터를 발생시키는 움직임 보상수단(35)을 구비하는 것을 특징으로 한다.
-
-
-
-
-
-
-
-
-
Search Results
52
records
(took 0.017 seconds)
