中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

63 records (took 0.033 seconds)

    Periodische Auslagerung von Innen- und Aussendurchmessern von Platten zum Verbessern von Lesereaktionszeiten
    31.
    发明专利
    Periodische Auslagerung von Innen- und Aussendurchmessern von Platten zum Verbessern von Lesereaktionszeiten 未知

    公开(公告)号：DE112012004796T5

    公开(公告)日：2014-10-23

    申请号：DE112012004796

    申请日：2012-11-05

    Applicant: IBM

    Inventor： GUPTA LOKESH MOHAN ,  BENHASE MICHAEL THOMAS ,  STRAUSS CHRISTOPHER ,  WRIGHT WILL ALLEN

    IPC: G06F12/08

    Abstract: Eine Speichersteuereinheit (102), die einen Cachespeicher (108) enthält, empfängt einen Befehl von einem Host (104a, 104b, ... 104n), wobei ein Satz von Kriterien, die Lesereaktionszeiten zum Ausführen des Befehls entsprechen, erfüllt sein muss (402). Eine Auslagerungsanwendung wird ausgeführt, die Spuren auf der Grundlage einer jüngsten Verwendung und eines räumlichen Ortes der Spuren auslagert, wobei eine räumliche Ordnung der Spuren in einer Datenstruktur unterhalten wird und die Auslagerungsanwendung die räumliche Ordnung der Spuren durchgeht (404). Spuren werden von zumindest Innen- oder Außendurchmessern von Platten in periodischen Intervallen ausgelagert, wobei die räumliche Ordnung der Spuren durchgegangen wird, wobei der Satz von Kriterien, die den Lesereaktionszeiten zum Ausführen des Befehls entsprechen, erfüllt wird (406).

    Verwalten von Cachespeicher-Auslagerungsüberprüfungszeiten
    33.
    发明专利
    Verwalten von Cachespeicher-Auslagerungsüberprüfungszeiten 未知

    公开(公告)号：DE112011104314T5

    公开(公告)日：2013-09-26

    申请号：DE112011104314

    申请日：2011-11-29

    Applicant: IBM

    Inventor： GUPTA LOKESH MOHAN ,  BENHASE MICHAEL THOMAS ,  BEARDSLEY BRENT CAMERON ,  WILLIAMS SONNY EARL

    IPC: G06F12/08

    Abstract: Es werden Systeme und Verfahren zum Verwalten von Auslagerungsüberprüfungszeiten in einem Cachespeicher bereitgestellt. Ein System beinhaltet einen Cachespeicher und einen Prozessor. Der Prozessor ist dafür konfiguriert, einen ersten Thread zu verwenden, um fortlaufend eine gewünschte Überprüfungszeit für das Überprüfen der Mehrzahl von Speicherspuren in dem Cachespeicher zu ermitteln, und einen zweiten Thread zu verwenden, um fortlaufend eine tatsächliche Überprüfungszeit der Mehrzahl von Speicherspuren in dem Cachespeicher auf der Grundlage der fortlaufend ermittelten gewünschten Überprüfungszeit zu steuern. Ein Verfahren beinhaltet das Verwenden eines ersten Thread, um fortlaufend eine gewünschte Überprüfungszeit für das Überprüfen der Vielzahl von Speicherspuren in dem Cachespeicher zu ermitteln, und das Verwenden eines zweiten Thread, um fortlaufend eine tatsächliche Überprüfungszeit der Mehrzahl von Speicherspuren in dem Cachespeicher auf der Grundlage der fortlaufend ermittelten gewünschten Überprüfungszeit zu steuern. Physische Computerspeichermedien, darunter ein Computerprogrammprodukt zum Ausführen des vorstehenden Verfahrens, werden ebenfalls bereitgestellt.

    Intelligente Schreibcacheoperation für sequenzielle Datenspuren
    35.
    发明专利
    Intelligente Schreibcacheoperation für sequenzielle Datenspuren 未知

    公开(公告)号：DE112011103290T5

    公开(公告)日：2013-07-11

    申请号：DE112011103290

    申请日：2011-08-18

    Applicant: IBM

    Inventor： GUPTA LOKESH MOHAN ,  HYDE II JOSEPH SMITH ,  BEARDSLEY BRENT CAMERON ,  BENHASE MICHAEL THOMAS ,  WILLIAMS SONNY EARL

    IPC: G06F12/12 ,  G06F3/06 ,  G06F12/08

    Abstract: In einer Datenverarbeitungsspeicherumgebung zum Auslagern von Daten von einem Permanentspeicher (NVS) zu einer Speichereinheit werden Schreibcacheoperationen für sequenzielle Datenspuren durch eine Prozessoreinheit bereitgestellt. Wenn festgestellt wird, dass eine erste Datenspur sequenziell ist, und wenn festgestellt wird, dass auch eine frühere Datenspur ebenfalls sequenziell ist, wird ein temporäres Bit, das der früheren Datenspur zugehörig ist, gelöscht, um das Auslagern von Daten der früheren Datenspur zu ermöglichen. Wenn festgestellt wird, dass ein temporäres Bit für eine aus einer Vielzahl von weiteren Datenspuren in einem Abschnitt aus einer Vielzahl von Abschnitten in einem geänderten Cachespeicher nicht gesetzt ist, wird für eine Auslagerungsoperation ein Abschnitt ausgewählt, der der einen aus der Vielzahl weiterer Datenspuren zugehörig ist. Wenn der NVS einen vorgegebenen Speicherschwellenwert überschreitet, wird ein vorgegebener Abschnitt aus der Vielzahl von Abschnitten für die Auslagerungsoperation ausgewählt.

    Writing further new data in a raid array that stores data and parity in a different block size
    36.
    发明专利
    Writing further new data in a raid array that stores data and parity in a different block size 未知

    公开(公告)号：GB2493586A

    公开(公告)日：2013-02-13

    申请号：GB201208691

    申请日：2012-05-17

    Applicant: IBM

    Inventor： BENHASE MICHAEL THOMAS ,  NIELSEN KARL ALLEN ,  JUDD IAN DAVID ,  MOERTL DANIEL

    IPC: G06F11/10

    Abstract: A Redundant Array of Independent Disks (RAID) controller receives new data that is to be written, wherein the new data is indicated in blocks of a first block size. The RAID controller reads old data, and old parity that corresponds to the old data, stored in blocks of a second block size that is larger in size than the first block size. The RAID controller computes new parity based on the new data, the old data, and the old parity. The RAID controller writes the new data and. the new parity aligned to the blocks of the second block size, wherein 'portions of the old data that are not overwritten by the RATD controller are also written to the blocks of the second block size. This allows efficient writing and storage of 512 byte blocks in newer disks with 4 Kilobyte block memory spaces.

    37.
    发明专利
    未知

    公开(公告)号：DE69122337T2

    公开(公告)日：1997-06-05

    申请号：DE69122337

    申请日：1991-07-08

    Applicant: IBM

    Inventor： BEARDSLEY BRENT CAMERON ,  BENHASE MICHAEL THOMAS

    IPC: G06F3/06 ,  G06F13/12

    Abstract: Apparatus is disclosed for controlling a disk drive or DASD in a manner that is not synchronous with channel operation, that is, transfer of commands and data are not limited to inter-record gaps periods. A device interface processor controls which recording track is accessed by the DASD with data being transferred to and from a buffer. A device track indicator designates which recording tracks the device will move to in sequence. A channel interface processor controls the movement of data from and to the buffer and channel. A channel track indicator designates the recording track sequence in which the channel interface processor will access the data to be transferred. A method of operation is also disclosed for utilizing the two indicators to enable the device and channel processors to communicate with each other in case the device reads incorrect records in a multi-track read operation.

    APPARATUS FOR HASHING CACHE ADDRESSES IN A CACHED DISK STORAGE SYSTEM
    38.
    发明专利
    APPARATUS FOR HASHING CACHE ADDRESSES IN A CACHED DISK STORAGE SYSTEM 未知

    公开(公告)号：AU8611182A

    公开(公告)日：1983-02-24

    申请号：AU8611182

    申请日：1982-07-16

    Applicant: IBM

    Inventor： BENHASE MICHAEL THOMAS ,  DUKE ALAN HERSCHEL

    IPC: G06F12/08 ,  G06F17/30 ,  G06F13/00

    Abstract: A storage subsystem including a cache (12) and backing storage (11) pairing is set associative under a hashing protocol which efficiently accommodates discontinuities in the backing storage (cylinder boundaries in a disk device) and preferential modules (index cylinders in multiple disk devices). The hashing preserves sequentiality between discontinuities and, by selective offsetting, ensures no hash overlap between preferred modules. The cache directory (30) comprises linked lists accessed by list from a table (27) accessed by the hash mechanism (34) which can be bypassed by reference to stored previous hash transforms (at 34) or by arithmetic determination.

Patent Agency Ranking