Patent search ap:("IBM") AND inv:"HELLER LISA CRANTON" Page 4

31.

发明专利
Cím kiterjesztés és rövidítés többszálas számítógép rendszerben 未知

公开(公告)号：HUE037896T2

公开(公告)日：2018-09-28

申请号：HUE15711701

申请日：2015-03-16

Applicant: IBM

Inventor： GREINER DAN , FARRELL MARK , OSISEK DAMIAN LEO , SCHMIDT DONALD WILLIAM , BUSABA FADI YUSUF , KUBALA JEFFREY PAUL , BRADBURY JONATHAN DAVID , HELLER LISA CRANTON , SLEGEL TIMOTHY

IPC: G06F9/50 , G06F9/38

32.

发明专利
Expansión y contracción de direcciones en un sistema informático de subprocesamiento múltiple 未知

公开(公告)号：ES2673903T3

公开(公告)日：2018-06-26

申请号：ES15711701

申请日：2015-03-16

Applicant: IBM

Inventor： GREINER DAN , FARRELL MARK , OSISEK DAMIAN LEO , SCHMIDT DONALD WILLIAM , BUSABA FADI YUSUF , KUBALA JEFFREY PAUL , BRADBURY JONATHAN DAVID , HELLER LISA CRANTON , SLEGEL TIMOTHY

IPC: G06F9/50 , G06F9/38

Abstract: Un sistema informático, que comprende: una configuración (102) que comprende un núcleo configurable entre un modo de subproceso único (ST) y un modo de subprocesamiento múltiple (MT), el modo ST que se dirige a un subproceso primario y el modo MT que se dirige al subproceso primario y a uno o más subprocesos secundarios sobre recursos compartidos del núcleo; y una facilidad de subprocesamiento múltiple (103) configurada para controlar la utilización de la configuración, en donde la facilidad de subprocesamiento múltiple está adaptada para: acceder al subproceso primario en el modo ST usando un valor de dirección de núcleo; conmutar del modo ST al modo MT; y acceder al subproceso primario o a uno del uno o más subprocesos secundarios en el modo MT, y caracterizado por que la facilidad de subprocesamiento múltiple está adaptada para acceder al subproceso primario o a uno del uno o más subprocesos secundarios en el modo MT usando un valor de dirección expandido, comprendiendo el valor de dirección expandido el valor de dirección de núcleo concatenado con un valor de dirección de subproceso.

33.

发明专利
ADRESSEUDVIDELSE OG -SAMMENTRÆKNING I ET MULTITRÅDET COMPUTERSYSTEM 未知

公开(公告)号：DK3123326T3

公开(公告)日：2018-06-25

申请号：DK15711701

申请日：2015-03-16

Applicant: IBM

Inventor： GREINER DAN , FARRELL MARK , OSISEK DAMIAN LEO , SLEGEL TIMOTHY , SCHMIDT DONALD WILLIAM , BUSABA FADI YUSUF , KUBALA JEFFREY PAUL , BRADBURY JONATHAN DAVID , HELLER LISA CRANTON

IPC: G06F9/50

34.

发明专利
Thread context restoration in a multithreading computer system 未知

公开(公告)号：AU2015238663B2

公开(公告)日：2017-05-25

申请号：AU2015238663

申请日：2015-03-16

Applicant: IBM

Inventor： GREINER DAN , FARRELL MARK , OSISEK DAMIAN LEO , SCHMIDT DONALD WILLIAM , BUSABA FADI YUSUF , KUBALA JEFFREY PAUL , BRADBURY JONATHAN DAVID , HELLER LISA CRANTON , SLEGEL TIMOTHY , GAINEY JR CHARLES

IPC: G06F9/46

Abstract: THREAD CONTEXT RESTORATION IN A MULTITHREADING COMPUTER SYSTEM Amultithreading computer system includesa configuration with a core configurable between a single thread (ST) mode and a multithreading (MT) mode. The ST mode addresses a primary thread and the MT mode addresses the primary thread and one or more secondary threads on shared resources of the core. A multithreading facility is configured to control utilization of the configuration to perform a method including disabling one or more secondary threads based on switching from MT mode to ST mode. A thread context of secondary threads is made unavailable to programs. Based on a last-set program-specified maximum thread-id indicating MT, the thread context is obtained by a) executing a set MT instruction to resume the MT mode, and b) based on being in the resumed MT mode, accessing the thread context.

35.

发明专利
Dynamic enablement of multithreading 未知

公开(公告)号：AU2015238632A1

公开(公告)日：2016-08-04

申请号：AU2015238632

申请日：2015-03-19

Applicant: IBM

Inventor： GREINER DAN , FARRELL MARK , OSISEK DAMIAN LEO , SCHMIDT DONALD WILLIAM , BUSABA FADI YUSUF , KUBALA JEFFREY PAUL , BRADBURY JONATHAN DAVID , HELLER LISA CRANTON , SLEGEL TIMOTHY , GAINEY JR CHARLES , JACOBI CHRISTIAN

IPC: G06F9/50 , G06F9/38

Abstract: Embodiments relate to dynamic enablement of multithreading. According to an aspect, a computer system includes a configuration with a core configurable between a single thread (ST) mode and a multithreading (MT) mode. The ST mode addresses a primary thread, and the MT mode addresses the primary thread and one or more secondary threads on shared resources of the core. The computer system also includes a multithreading facility configured to control the configuration to perform a method. The method includes executing in the primary thread in the ST mode, an MT mode setting instruction. A number of threads requested is obtained from a location specified by the MT mode setting instruction. Based on determining that the number of threads requested indicates multiple threads, the MT mode is enabled to execute the multiple threads including the primary thread and the one or more secondary threads.

36.

发明专利
ADDRESS EXPANSION AND CONTRACTION IN A MULTITHREADING COMPUTER SYSTEM 未知

公开(公告)号：CA2940990A1

公开(公告)日：2015-10-01

申请号：CA2940990

申请日：2015-03-16

Applicant: IBM

Inventor： GREINER DAN , FARRELL MARK , OSISEK DAMIAN LEO , SCHMIDT DONALD WILLIAM , BUSABA FADI YUSUF , KUBALA JEFFREY PAUL , BRADBURY JONATHAN DAVID , HELLER LISA CRANTON , SLEGEL TIMOTHY , GAINEY CHARLES JR

IPC: G06F9/46

Abstract: A computer system includes a configuration with a core configurable between a single thread (ST) mode and a multithreading (MT) mode. The ST mode addresses a primary thread and the MT mode addresses the primary thread and one or more secondary threads on shared resources of the core. A multithreading facility is configured to control utilization of the configuration to perform a method that includes accessing the primary thread in the ST mode using a core address value and switching from the ST mode to the MT mode. The primary thread or one of the one or more secondary threads is accessed in the MT mode using an expanded address value, where the expanded address value includes the core address value concatenated with a thread address value.

37.

发明专利
ÁREA DE CONTROL PARA GESTIONAR MÚLTIPLES SUBPROCESOS EN UNA COMPUTADORA. 未知

公开(公告)号：MX383433B

公开(公告)日：2025-03-14

申请号：MX2016012531

申请日：2016-09-26

Applicant: IBM

Inventor： BUSABA FADI YUSUF , GAINEY JR CHARLES , GREINER DAN , KUBALA JEFFREY PAUL , BRADBURY JONATHAN DAVID , HELLER LISA CRANTON , FARRELL MARK , OSISEK DAMIAN LEO , SCHMIDT DONALD WILLIAM , SLEGEL TIMOTHY

IPC: G06F9/455 , G06F9/50

Abstract: Un sistema de computadora incluye una configuración de máquina virtual (VM) con uno o más núcleos. Cada núcleo se hablita para operar en un modo de subprocesamiento individual (ST) o un modo de subprocesamiento múltiple (MT). El modo ST consiste de un subproceso individual y el modo MT consiste de una pluralidad de subprocesos en recursos compartidos de un núcleo respectivo. El sistema de computadora incluye un área de control de sistema orientada al núcleo (COSCA) que tiene un área común que representa todos los núcleos de la configuración de VM y áreas de descripción de núcleo separadas para cada uno de los núcleos en la configuración de VM. Cada área de descripción de núcleo indica una ubicación de una o más áreas de descripción de subproceso cada una que representa un subproceso dentro del núcleo respectivo, y cada área de descripción de subproceso indica una ubicación de una descripción de estado del subproceso respectivo.