公开(公告)号：EP2401224B1

公开(公告)日：2012-08-22

申请号：EP10710083.6

申请日：2010-02-24

Applicant: Universite Des Sciences Et Technologies De Lille

Inventor： ABBAS, Abdennour ,  GUILLOCHON, Didier ,  BOCQUET, Bertrand ,  SUPIOT, Philippe

IPC: B81C1/00

CPC classification number: B81C1/00071 ,  B81B2201/0214 ,  B81B2201/058 ,  B81B2203/0338 ,  B81C2201/0108 ,  B81C2201/018

Abstract: The invention relates to a method for making microchannels on a substrate, and to a substrate including such microchannels, which can particularly be used in the production of microstructured substrates for microelectronic, microfluidic and/or micromechanical systems. The method includes a step of (a) making at least one or at least two patterns (2) on the surface of a lower layer (1), and a step (b) of depositing, onto the lower layer and the pattern(s), a layer (3) of a polymer material produced by polymerisation in an optionally remote plasma-enhanced chemical vapour deposition reactor (PECVD, optionally RPECVD) of an organic or organometallic monomer with siloxane functions, e.g. tetramethyldisiloxane. The layer of polymer material is deposited so as to create, in the place of the pattern and after the decomposition of said pattern, or between two patterns without development-decomposition, a channel (4a, 4b, 4c, 4d), which is closed on at least a portion of the length thereof.

Abstract translation: 本发明涉及一种用于在基底上制造微通道的方法，并且涉及一种包括这种微通道的基底，其特别可以用于微电子，微流体和/或微机械系统的微结构基底的生产。 该方法包括以下步骤：（a）在下层（1）的表面上制作至少一个或至少两个图案（2）;以及步骤（b），在下层和图案上 ），通过在具有硅氧烷官能团的有机或有机金属单体的任选远程等离子体增强化学气相沉积反应器（PECVD，任选RPECVD）中聚合产生的聚合物材料层（3），例如 四甲基二硅氧烷。 沉积聚合物材料层以便在图案的位置中和在所述图案分解之后或在没有显影分解的两个图案之间产生通道（4a，4b，4c，4d），所述通道（4a，4b，4c，4d） 在其至少一部分长度上。

公开(公告)号：EP1988566A3

公开(公告)日：2010-08-04

申请号：EP08354025.2

申请日：2008-04-28

Applicant: Commissariat à l'Énergie Atomique et aux Énergies Alternatives

Inventor： Gaillard, Frédéric-Xavier ,  VanDroux, Laurent

IPC: H01L21/033 ,  H01L21/308 ,  H01L21/768 ,  B01D67/00 ,  B81C1/00

CPC classification number: H01L21/0337 ,  B01D67/0034 ,  B01D2325/08 ,  B81B2203/0315 ,  B81B2203/0338 ,  B81C1/00031 ,  B81C2201/018 ,  H01L21/3086 ,  H01L21/7682

Abstract: Des sites de polymère sont formés sur un support (2). Ces sites sont soumis à un plasma de dépôt de matériau diélectrique (3) et réagissent préférentiellement avec ce plasma de manière à former des ouvertures (6) au niveau desdits sites. Un réseau de motifs est alors formé dans le matériau diélectrique (3) et/ou dans le polymère (4).

Abstract translation: 使用沉积在载体（2）上的聚合物（4）制备图案结构的方法包括通过在载体上沉积聚合物聚集体，然后通过等离子体沉积介电材料（3），连续形成与预定等离子体反应的聚合物部位 在位置的水平面上形成开口（6）。 聚合物聚集体的沉积对应于所需的图案结构。 聚合物位置包括具有与聚合物表面的其余部分粗糙度不同的区域，或者与平均总组合物相比具有不同化学计量的区域。

公开(公告)号：EP1208002A1

公开(公告)日：2002-05-29

申请号：EP00939410.7

申请日：2000-05-30

Applicant: THE PENN STATE RESEARCH FOUNDATION

Inventor： FONASH, Stephen, J. ,  KALKAN, Ali, Kaan ,  BAE, Sanghoon

IPC: B32B3/10 ,  C23C10/06 ,  C23C16/06 ,  H05H1/02

CPC classification number: B81C1/0038 ,  B81C1/00047 ,  B81C2201/0115 ,  B81C2201/0139 ,  B81C2201/018 ,  C23C16/24 ,  C23C16/511 ,  G01N21/17 ,  G01N27/121 ,  G01N27/44717 ,  G01N30/6095 ,  H01J49/0418 ,  Y10T428/24174 ,  Y10T428/249953

Abstract: A novel porous film is disclosed comprising a network of silicon columns in a continuous void which may be fabricated using high density plasma deposition at low temperatures, i.e., less than about 250 ° C. This silicon film is a two-dimensional nano-sized array of rodlike columns. This void-column morphology can be controlled with deposition conditions and the porosity can be varied up to 90%. The simultaneous use of low temperature deposition and etching in the plasma approach utilized, allows for the unique opportunity of obtaining columnar structure, a continuous void, and polycrystalline column composition at the same time. Unique devices may be fabricated using this porous continuous film by plasma deposition of this film on a glass, metal foil, insulator or plastic substrates.

公开(公告)号：KR1020030027379A

公开(公告)日：2003-04-07

申请号：KR1020010060556

申请日：2001-09-28

Applicant: 김성훈 ,  정동근

Inventor： 김성훈 ,  정동근 ,  박헌용 ,  김진모

IPC: B81C1/00

CPC classification number: B81C1/00349 ,  B81B2201/0214 ,  B81C2201/018 ,  C08J7/04 ,  C08J7/16 ,  G01N33/48 ,  G01N33/68 ,  H01J37/321

Abstract: PURPOSE: A protein chip substrate and a method for fabricating the same by using plasma are provided to effectively fix protein on a substrate by depositing activating radical on a protein chip substrate using plasma. CONSTITUTION: A substrate(3) is placed on an inner electrode(4) accommodated in a plasma processing chamber(1). In this state, internal pressure of the plasma processing chamber(1) is lowered by using a vacuum device(7). Then, a precursor including activating radical is injected into the plasma processing chamber(1) together with carrier gas. Then, a temperature of the plasma processing chamber(1) is increased by using a heater(5) installed under the inner electrode(4). Voltage is applied to an external electrode(2) and the inner electrode(4) so that plasma is generated between the substrate(3) and the plasma processing chamber(1). A film including activating radical is uniformly deposited on the substrate(3) by plasma.

Abstract translation: 目的：提供蛋白质芯片底物及其使用等离子体制造方法，以通过使用等离子体在蛋白质芯片基板上沉积激活自由基来有效地将蛋白质固定在基底上。 构成：将衬底（3）放置在容纳在等离子体处理室（1）中的内部电极（4）上。 在这种状态下，通过使用真空装置（7）来降低等离子体处理室（1）的内部压力。 然后，将含有活化自由基的前体与载气一起注入等离子体处理室（1）。 然后，通过使用安装在内部电极（4）下面的加热器（5）来提高等离子体处理室（1）的温度。 电压施加到外部电极（2）和内部电极（4），使得在基板（3）和等离子体处理室（1）之间产生等离子体。 通过等离子体将包含活化基团的膜均匀地沉积在基板（3）上。

公开(公告)号：TW200631092A

公开(公告)日：2006-09-01

申请号：TW094104661

申请日：2005-02-17

Applicant: 探微科技股份有限公司 TOUCH MICRO-SYSTEM TECHNOLOGY INC

Inventor： 賴委舜 LAI, WEI-SHUN ,  胡書華 HU, SHU-HUA ,  黃冠瑞 HUANG, KUAN-JUI ,  潘錦昌 PAN, CHIN-CHANG ,  許淵欽 HSU, YUAN-CHIN

IPC: H01L

CPC classification number: B81C1/00365 ,  B81C2201/0132 ,  B81C2201/018 ,  H01L23/3192 ,  H01L24/11 ,  H01L2224/0361 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05027 ,  H01L2224/05166 ,  H01L2224/05181 ,  H01L2224/05184 ,  H01L2224/05572 ,  H01L2224/1147 ,  H01L2224/13006 ,  H01L2224/13099 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01022 ,  H01L2924/01033 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/00014 ,  H01L2224/05552 ,  H01L2924/013

Abstract: 首先提供一基底，該基底包含有複數個連接墊。接著至少進行一電漿輔助化學氣相沉積製程，以於該基底之表面沉積一介電層，且該電漿輔助化學氣相沉積製程係利用一高頻–低頻電漿交錯方式進行。最後進行一非等向性蝕刻製程，以於該介電層中形成複數個對應於該等連接墊之開口，且各開口之側壁係呈向外傾斜狀。

Abstract in simplified Chinese: 首先提供一基底，该基底包含有复数个连接垫。接着至少进行一等离子辅助化学气相沉积制程，以于该基底之表面沉积一介电层，且该等离子辅助化学气相沉积制程系利用一高频–低频等离子交错方式进行。最后进行一非等向性蚀刻制程，以于该介电层中形成复数个对应于该等连接垫之开口，且各开口之侧壁系呈向外倾斜状。

公开(公告)号：TWI245345B

公开(公告)日：2005-12-11

申请号：TW094104661

申请日：2005-02-17

Applicant: 探微科技股份有限公司 TOUCH MICRO-SYSTEM TECHNOLOGY INC.

Inventor： 賴委舜 LAI, WEI SHUN ,  胡書華 HU, SHU HUA ,  黃冠瑞 HUANG, KUAN JUI ,  潘錦昌 PAN, CHIN CHANG ,  許淵欽 HSU, YUAN CHIN

IPC: H01L

CPC classification number: B81C1/00365 ,  B81C2201/0132 ,  B81C2201/018 ,  H01L23/3192 ,  H01L24/11 ,  H01L2224/0361 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05027 ,  H01L2224/05166 ,  H01L2224/05181 ,  H01L2224/05184 ,  H01L2224/05572 ,  H01L2224/1147 ,  H01L2224/13006 ,  H01L2224/13099 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01022 ,  H01L2924/01033 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/00014 ,  H01L2224/05552 ,  H01L2924/013

Abstract: 首先提供一基底，該基底包含有複數個連接墊。接著至少進行一電漿輔助化學氣相沉積製程，以於該基底之表面沉積一介電層，且該電漿輔助化學氣相沉積製程係利用一高頻-低頻電漿交錯方式進行。最後進行一非等向性蝕刻製程，以於該介電層中形成複數個對應於該等連接墊之開口，且各開口之側壁係呈向外傾斜狀。

Abstract in simplified Chinese: 首先提供一基底，该基底包含有复数个连接垫。接着至少进行一等离子辅助化学气相沉积制程，以于该基底之表面沉积一介电层，且该等离子辅助化学气相沉积制程系利用一高频-低频等离子交错方式进行。最后进行一非等向性蚀刻制程，以于该介电层中形成复数个对应于该等连接垫之开口，且各开口之侧壁系呈向外倾斜状。