公开(公告)号：CN109427778A

公开(公告)日：2019-03-05

申请号：CN201810993514.X

申请日：2018-08-29

Applicant: 三星电子株式会社

Inventor： 金锡勋 ,  金东明 ,  申东石 ,  李承勋 ,  李峭蒑 ,  李炫姃 ,  张星旭 ,  赵南奎 ,  崔珉姬

IPC: H01L27/088 ,  H01L21/8234

Abstract: 本公开提供了半导体器件。一种半导体器件包括：在基板上的第一鳍型图案；在基板上的第二鳍型图案，平行于第一鳍型图案；以及在第一鳍型图案和第二鳍型图案上的外延图案。外延图案可以包括在第一鳍型图案和第二鳍型图案上的共用半导体图案。共用半导体图案可以包括与第一鳍型图案相邻的第一侧壁和与第二鳍型图案相邻的第二侧壁。第一侧壁可以包括第一下晶面、在第一下晶面上的第一上晶面、以及连接第一下晶面和第一上晶面的第一连接曲面。第二侧壁可以包括第二下晶面、在第二下晶面上的第二上晶面、以及连接第二下晶面和第二上晶面的第二连接曲面。

公开(公告)号：CN108074984A

公开(公告)日：2018-05-25

申请号：CN201711128763.4

申请日：2017-11-15

Applicant: 三星电子株式会社

Inventor： 金锡勋 ,  李炫姃 ,  金坰喜 ,  金善政 ,  金真范 ,  慎一揆 ,  李承勋 ,  李峭蒑 ,  申东石

IPC: H01L29/78 ,  H01L29/08 ,  H01L29/36 ,  H01L21/336

Abstract: 提供了一种半导体器件，该半导体器件能够通过在源极/漏极区域中形成含碳的半导体图案来改善短沟道效应。该半导体器件包括：第一栅电极和第二栅电极，在鳍型图案上彼此间隔开；凹陷，形成在第一栅电极与第二栅电极之间的鳍型图案中；以及半导体图案，包括沿凹陷的轮廓形成的下半导体膜和在下半导体膜上的上半导体膜，其中下半导体膜包括顺序地形成在鳍型图案上的下外延层和上外延层，并且上外延层的碳浓度大于下外延层的碳浓度。

公开(公告)号：CN103456770B

公开(公告)日：2018-04-27

申请号：CN201310219256.7

申请日：2013-06-04

Applicant: 三星电子株式会社

Inventor： 申东石 ,  金明宣 ,  南性真 ,  朴判贵 ,  郑会晟 ,  李来寅

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L27/1104 ,  H01L21/02532 ,  H01L21/02636 ,  H01L21/28247 ,  H01L21/30604 ,  H01L21/823807 ,  H01L21/823814 ,  H01L27/088 ,  H01L27/1116 ,  H01L29/0847 ,  H01L29/1083 ,  H01L29/16 ,  H01L29/161 ,  H01L29/165 ,  H01L29/45 ,  H01L29/513 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/66575 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7827 ,  H01L29/7833 ,  H01L29/7834 ,  H01L29/7845 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/78696

Abstract: 提供了一种具有嵌入式应变诱导图案的半导体装置及其形成方法。在半导体装置中，第一有源区域具有第一∑形状，第二有源区域具有第二∑形状。当垂直于基底并且经过第一区域中的第一栅电极的侧表面的线被限定为第一垂直线时，当垂直于基底并且经过第二区域中的第二栅电极的侧表面的线被限定为第二垂直线时，当第一垂直线和第一沟槽之间的最短距离被限定为第一水平距离时，当第二垂直线和第二沟槽之间的最短距离被限定为第二水平距离时，第一水平距离和第二水平距离之间的差等于或小于1nm。

公开(公告)号：CN107068565A

公开(公告)日：2017-08-18

申请号：CN201610879028.6

申请日：2016-10-08

Applicant: 三星电子株式会社

Inventor： 金局泰 ,  孙豪成 ,  申东石 ,  沈铉准 ,  李周利 ,  张星旭

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L27/0924 ,  H01L21/26586 ,  H01L21/823814 ,  H01L21/823821 ,  H01L27/092 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/167 ,  H01L29/7851 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明公开了一种半导体器件和一种制造半导体器件的方法。可在衬底上形成伪栅电极层和伪栅极掩模层。可将伪栅极掩模层图案化以形成伪栅极掩模，从而暴露出伪栅电极层的一部分。可通过倾斜离子注入将离子注入伪栅电极层的暴露部分中以及伪栅电极层的与伪栅电极层的暴露部分邻近的一部分中，以在伪栅电极层中形成生长阻挡层。可利用伪栅极掩模作为蚀刻掩模对伪栅电极层进行蚀刻，以形成伪栅电极。可在包括伪栅电极和伪栅极掩模的伪栅极结构的侧表面上形成间隔件。可执行选择性外延生长工艺，以形成外延层。

公开(公告)号：CN107017163A

公开(公告)日：2017-08-04

申请号：CN201610890553.8

申请日：2016-10-12

Applicant: 三星电子株式会社

Inventor： 金东赫 ,  朴起宽 ,  金兑映 ,  申东石

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/08

CPC classification number: H01L21/3065 ,  H01L21/02057 ,  H01L21/02658 ,  H01L21/02661 ,  H01L21/31116 ,  H01L29/66795 ,  H01L29/0847 ,  H01L29/785

Abstract: 用于制造半导体器件的方法包括：形成在基板上突出的鳍型图案；形成交叉鳍型图案的栅电极；通过利用干蚀刻在第一鳍型图案内形成邻近于栅电极的第一凹陷；通过用包括沉积工艺和蚀刻工艺的表面处理工艺处理第一凹陷的表面而形成第二凹陷；以及在第二凹陷中形成外延图案。

公开(公告)号：CN1805555A

公开(公告)日：2006-07-19

申请号：CN200610005166.8

申请日：2006-01-13

Applicant: 三星电子株式会社

Inventor： 朴成哲 ,  任炯俊 ,  朴宰弘 ,  任庆默 ,  卞孝真 ,  申东石

IPC: H04N9/78

CPC classification number: H04N9/78

Abstract: 用于基于帧自适应时空Y/C分离的数字视频信号处理设备。在数字视频信号处理设备中，当根据图像的时空局部特性使用时空滤波器垂直/水平/时间固定边缘方向时，自适应三维带通滤波器(3D BPF)使用局部梳状滤波/1D带通滤波/帧梳状滤波来执行Y/C分离。当没有垂直/水平/时间固定边缘方向时，3D BPF在所有方向上执行2D或3D带通滤波。因此，3D BPF根据图像的时空局部特性连续执行梳状滤波、1D带通滤波、帧梳状滤波和2D/3D带通滤波。

公开(公告)号：CN1805553A

公开(公告)日：2006-07-19

申请号：CN200610005163.4

申请日：2006-01-13

Applicant: 三星电子株式会社

Inventor： 朴成哲 ,  任炯俊 ,  朴宰弘 ,  任庆默 ,  卞孝真 ,  申东石

IPC: H04N9/77 ,  H04N9/78

CPC classification number: H04N9/78

Abstract: 一种用于基于场的自适应地Y/C分离的数字视频信号处理装置和方法，包括：自适应三维带通滤波器(3D BPF)，用于当垂直/水平地固定边缘方向时，使用空间－时间滤波器、响应图像的空间－时间局部特性、根据局部梳状滤波/1D带通滤波来执行Y/C分离。当没有水平/垂直地固定边缘方向时，三维带通滤波器在所有方向上进行2D/3D带通滤波。三维带通滤波器响应图像的空间－时间局部特性而自适应地并且持续地执行梳状滤波、1D带通滤波和2D/3D带通滤波。

公开(公告)号：CN1790743A

公开(公告)日：2006-06-21

申请号：CN200510119980.8

申请日：2005-08-22

Applicant: 三星电子株式会社

Inventor： 上野哲嗣 ,  李化成 ,  李浩 ,  申东石 ,  李承换

IPC: H01L29/78 ,  H01L29/38 ,  H01L21/336

CPC classification number: H01L29/66621 ,  H01L21/26506 ,  H01L21/26513 ,  H01L29/045 ,  H01L29/165 ,  H01L29/32 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/66659

Abstract: 本发明的晶体管包括具有{100}晶面的第一表面、高度低于第一表面的{100}晶面的第二表面和将第一表面连接到第二表面的{111}晶面的第三表面的半导体衬底。在第二表面下面形成第一重掺杂杂质区。在第一表面上形成栅极结构。在第二表面和第三表面上形成外延层。在栅极结构的两侧形成第二重掺杂杂质区。第二重掺杂杂质区具有{111}晶面的侧面，从而防止在杂质区之间产生短沟道效应。

公开(公告)号：CN1599413A

公开(公告)日：2005-03-23

申请号：CN200410055025.8

申请日：2004-06-02

Applicant: 三星电子株式会社

Inventor： 金泰善 ,  申东石 ,  郑世雄 ,  金基勇 ,  李泰熙 ,  朴宰弘 ,  任炯俊 ,  林庆默

IPC: H04N3/00 ,  H04N7/01

Abstract: 在该扫描转换装置中，第一转换器将输入的隔行扫描数据转换为逐行扫描数据，而第二转换器将从第一转换器输出的逐行扫描数据转换为隔行扫描数据。

公开(公告)号：CN112397517B

公开(公告)日：2025-03-28

申请号：CN202010824227.3

申请日：2020-08-17

Applicant: 三星电子株式会社

Inventor： 申东石 ,  金志永 ,  安皓均 ,  李灿旻 ,  赵银珠 ,  金熙中 ,  慎重赞 ,  安泰炫 ,  崔贤根 ,  黄有商 ,  李基硕

IPC: H10B41/30 ,  H10B41/20 ,  H10B43/30 ,  H10B43/20

Abstract: 一种半导体存储器件包括：具有单元区域和接触区域的衬底，接触区域具有外围电路区域；在单元区域上的第一堆叠和第二堆叠；以及在外围电路区域上的第一外围晶体管。第一堆叠和第二堆叠中的每个包括：半导体图案，在垂直方向上堆叠在单元区域上；位线，在垂直方向上堆叠在单元区域上并分别连接到半导体图案的第一端，每条位线在相对于衬底的上表面的水平方向上从单元区域延伸到接触区域；以及字线，与半导体图案相邻地设置并在垂直方向上从衬底的单元区域延伸。第一外围晶体管设置在第一堆叠的位线和第二堆叠的位线之间。