-
公开(公告)号：CN105390399A
公开(公告)日：2016-03-09
申请号：CN201510526883.4
申请日：2015-08-25
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L29/78
Abstract: 提供了一种制造半导体装置的方法和一种半导体装置，所述半导体装置具有第一区、第二区和位于第一区和第二区之间的第三区，所述方法包括：形成分别从第一区和第二区中的基板突出的第一初始有源图案和第二初始有源图案；在基板上形成暴露第三区的掩模图案；利用掩模图案作为蚀刻掩模来执行第一蚀刻工艺以分别形成第一有源图案和第二有源图案；以及在基板上形成栅极结构。
-
公开(公告)号：CN104657535A
公开(公告)日：2015-05-27
申请号：CN201410591856.0
申请日：2014-10-29
Applicant: 三星电子株式会社
Abstract: 本发明公开了一种布局设计系统、一种布局设计方法和一种半导体装置。所述布局设计系统包括：处理器；存储单元，被配置为存储具有第一面积的第一单元设计，其中，在第一单元设计中，在第一单元设计的边界上未布置端子；以及设计模块，被配置为通过在第一单元设计的边界上布置端子来产生具有大于第一面积的第二面积的第二单元设计。
-
公开(公告)号：CN112885829B
公开(公告)日：2024-12-03
申请号：CN202011256628.X
申请日：2020-11-11
Applicant: 三星电子株式会社
IPC: H01L27/02
Abstract: 提供了一种包括集成标准单元结构的集成电路。所述集成电路包括：第一标准单元，包括第一p型晶体管、第一n型晶体管、与第一和第二有源区相交的第一栅极堆叠、位于第一栅极堆叠的第一侧的第一延伸源极/漏极接触、位于第一栅极堆叠的第二侧的第一正常源极/漏极接触、连接到第一栅极堆叠的第一栅极通路、以及连接到第一正常源极/漏极接触的第一源极/漏极通路；与第一标准单元相邻的第二标准单元，包括第二p型晶体管、第二n型晶体管、与第一和第二有源区相交的第二栅极堆叠、以及连接到第二栅极堆叠的第二栅极通路；连接到第一栅极通路的输入布线；以及与输入布线位于相同水平高度以连接第一源极/漏极通路和第二栅极通路的输出布线。
-
公开(公告)号：CN116805626A
公开(公告)日：2023-09-26
申请号：CN202310296909.5
申请日：2023-03-24
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L27/088 , G06F30/30
Abstract: 一种集成电路可包括各自对应于第一电路的第一功能单元和第二功能单元，其中，第一功能单元可包括：在第一层中沿着第一网格在第一方向上延伸的第一图案和在第二层中沿着第二网格在第一方向上延伸的第二图案，在与第一方向交叉的第二方向上，第一网格可具有大于第二网格的第二间距的第一间距，并且第二功能单元可包括第一功能单元的布局，并且在第二方向上具有比第一功能单元的长度大第一间距的长度。
-
公开(公告)号：CN116776806A
公开(公告)日：2023-09-19
申请号：CN202310119158.X
申请日：2023-02-07
Applicant: 三星电子株式会社
IPC: G06F30/392 , G06F30/3953 , G06F30/398 , G06F115/08 , G06F115/02
Abstract: 公开了包括邻接的块的集成电路和设计集成电路的布图的方法。所述集成电路包括第一块和第二块，第一块在其中具有第一功能单元阵列，第一功能单元阵列至少部分地被第一多个结束单元围绕，第二块邻近于第一块延伸。第二块在其中包括第二功能单元阵列，第二功能单元阵列至少部分地被第二多个结束单元围绕。所述第一多个结束单元包括：(i)放置在集成电路的边界处的第一结束单元，以及(ii)放置在第一块与第二块之间的边界处的不同于第一结束单元的第二结束单元。
-
Patent Agency Ranking
公开(公告)号：CN115206967A
公开(公告)日：2022-10-18
申请号：CN202210342373.1
申请日：2022-03-31
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 公开了一种半导体器件，该半导体器件包括在衬底上的混合高度单元以及跨过混合高度单元的第一电源线和第二电源线。第一至第三线轨道被限定在第一电源线和第二电源线之间。第四线轨道与第二电源线相邻地限定。第二电源线在第三线轨道和第四线轨道之间。混合高度单元包括分别与第一至第四线轨道对准的多条下部线。混合高度单元的单元高度是第一电源线的第一点和第二电源线的相应第二点之间的距离的约1.25倍至约1.5倍。
-
公开(公告)号：CN114695343A
公开(公告)日：2022-07-01
申请号：CN202111614006.4
申请日：2021-12-27
Applicant: 三星电子株式会社
IPC: H01L27/02
Abstract: 提供了一种集成电路器件。该集成电路器件包括：具有在第一水平方向上彼此间隔开的第一有源区域和第二有源区域的基底；布置在基底的第一表面上的多个正常单元；布置在基底的第二表面上的电力布线结构；以及布置在基底的第一表面上的电力门控单元。该电力门控单元包括：布置在第一有源区域中的睡眠控制晶体管；以及穿透基底的第二有源区域的通孔。该电力门控单元被配置为基于通过通孔和电力线从电力布线结构提供的电力电压、通过虚拟电力线向多个正常单元提供虚拟电力电压。
-
公开(公告)号：CN114639674A
公开(公告)日：2022-06-17
申请号：CN202111328636.5
申请日：2021-11-10
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L27/02
Abstract: 提供了半导体器件和用于半导体器件的布图设计方法。所述半导体器件包括限定在半导体衬底上的第一单位单元覆盖区内的第一逻辑门。第一逻辑门包括第一场效应晶体管和第二场效应晶体管，第一场效应晶体管包括第一栅电极和第一源极/漏极区，第二场效应晶体管包括第二栅电极和第二源极/漏极区。设置在第一方向上跨第一单位单元覆盖区的一部分延伸的第一线路图案。第一线路图案电连接到第一栅电极和第二源极/漏极区中的至少一者，并具有：(i)第一末端端部，位于第一单位单元覆盖区的周边内，以及(ii)第二末端端部，延伸到第一单位单元覆盖区的周边外部，但未电连接到位于第一单位单元覆盖区的周边外部的任何半导体器件的任何载流区域。
-
公开(公告)号：CN114078837A
公开(公告)日：2022-02-22
申请号：CN202110941201.1
申请日：2021-08-17
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L27/085
Abstract: 一种半导体器件包括：具有有源区域的基板；第一组标准单元，在基板的有源区域上布置在第一行中且具有在列方向上定义的第一高度；第二组标准单元，在基板的有源区域上布置在第二行中，并且具有第二高度；以及多个电源线，在行方向上延伸且分别沿第一组标准单元和第二组标准单元的边界延伸。第一组标准单元和第二组标准单元各自还包括在行方向上延伸且在列方向上布置的多个布设线，并且第一组标准单元和第二组标准单元中的至少一个标准单元中的布设线的至少一些以不同的间距和/或节距布置。
-
公开(公告)号：CN113540073A
公开(公告)日：2021-10-22
申请号：CN202110423684.6
申请日：2021-04-20
Applicant: 三星电子株式会社
Abstract: 提供了一种由一个或更多个半导体单元中的多个垂直场效应晶体管(VFET)实现的集成电路以及集成电路的布局方法，其中第一单元的一对第二垂直沟道结构和第二单元中的相邻的一对第一垂直沟道结构之间的距离与第一单元中的所述一对第一垂直沟道结构和邻近所述一对第一垂直沟道结构布置的一对第二垂直沟道结构之间的距离相同，第一单元的所述一对第二垂直沟道结构和第二单元中的所述相邻的一对第一垂直沟道结构均面对第一单元和第二单元之间的单元边界。
-
-
-
-
-
-
-
-
-
Search Results
60
records
(took 0.038 seconds)
