公开(公告)号：CN115692371A

公开(公告)日：2023-02-03

申请号：CN202210416703.7

申请日：2022-04-20

Applicant: 三星电子株式会社

Inventor： 李義福 ,  金完敦 ,  金洛焕

IPC: H01L23/522 ,  H01L23/528 ,  H01L23/538

Abstract: 公开了一种半导体装置。所述半导体装置包括：FEOL层，在基底上，包括多个单独的器件；以及第一金属层、第二金属层和第三金属层，顺序地堆叠在FEOL层上。第二金属层包括层间绝缘层和层间绝缘层中的互连线。互连线包括电连接到第一金属层的下过孔部分、电连接到第三金属层的上过孔部分以及下过孔部分与上过孔部分之间的线部分。互连线的上部的线宽在远离基底的竖直方向上逐渐减小，并且互连线的下部的线宽在远离基底的竖直方向上逐渐增大。

公开(公告)号：CN114678346A

公开(公告)日：2022-06-28

申请号：CN202111375811.6

申请日：2021-11-19

Applicant: 三星电子株式会社

Inventor： 李义福 ,  金洛焕 ,  金完敦 ,  南瑞祐 ,  卢宣颖 ,  朴基澈 ,  辛宗灿 ,  李民主 ,  李贤培 ,  河承锡

IPC: H01L23/528 ,  H01L23/532 ,  H01L27/092

Abstract: 公开一种半导体器件，该半导体器件包括：基板；在基板上的第一层间电介质层；在第一层间电介质层中的多个第一通路；在第一层间电介质层上的第二层间电介质层；以及在第二层间电介质层中的第一电源线和第一下部线，电连接到第一通路中的相应的第一通路。第一电源线的在第一方向上的第一宽度大于第一下部线的在第一方向上的第二宽度。第一电源线包括第一金属材料。第一下部线包括第二金属材料。第一通路包括第三金属材料。第一金属材料、第二金属材料和第三金属材料彼此不同。

公开(公告)号：CN114171519A

公开(公告)日：2022-03-11

申请号：CN202110932691.9

申请日：2021-08-13

Applicant: 三星电子株式会社

Inventor： 李将银 ,  李民妵 ,  金完敦 ,  申铉振 ,  李贤培 ,  林炫锡

IPC: H01L27/108

Abstract: 提供了一种半导体器件。所述半导体器件包括：衬底，所述衬底包括元件隔离层，所述元件隔离层限定有源区；多条字线，所述多条字线在第一方向上横贯所述有源区；和多个位线结构，所述多个位线结构位于所述衬底上并且连接到所述有源区，所述多个位线结构在不同于所述第一方向的第二方向上延伸。所述多个位线结构中的每一个位线结构包括：钌线路布线，所述钌线路布线包括底表面和与所述底表面相对的顶表面；下石墨烯层，所述下石墨烯层与所述钌线路布线的所述底表面接触并且沿着所述钌线路布线的所述底表面延伸；以及布线覆盖层，所述布线覆盖层沿着所述钌线路布线的所述顶表面延伸。

公开(公告)号：CN113937088A

公开(公告)日：2022-01-14

申请号：CN202110690120.9

申请日：2021-06-22

Applicant: 三星电子株式会社

Inventor： 李将银 ,  李民主 ,  金完敦 ,  李贤培

IPC: H01L23/522 ,  H01L23/532 ,  H01L23/528

Abstract: 公开了一种半导体装置。所述半导体装置包括：第一级布线，设置在第一金属级处，并且包括第一线布线、第一绝缘盖膜和第一侧壁石墨烯膜，第一绝缘盖膜沿着第一线布线的上表面延伸，并且第一侧壁石墨烯膜沿着第一线布线的侧壁延伸；层间绝缘膜，覆盖第一线布线的侧壁和第一绝缘盖膜的侧壁；以及第二级布线，设置在比第一金属级高的第二金属级处，并且包括连接到第一线布线的第二过孔和连接到第二过孔的第二线布线，其中，第二过孔穿透第一绝缘盖膜。

公开(公告)号：CN112447848A

公开(公告)日：2021-03-05

申请号：CN202010699618.7

申请日：2020-07-20

Applicant: 三星电子株式会社

Inventor： 卢宣颖 ,  金完敦 ,  李贤培 ,  柳东坤 ,  林东灿

IPC: H01L29/78 ,  H01L21/336 ,  H01L23/528 ,  H01L21/768

Abstract: 本公开提供了一种半导体器件，所述半导体器件包括：位于衬底上的层间介电层；填充所述层间介电层的第一沟槽的第一连接线，所述第一沟槽具有第一宽度；以及填充所述层间介电层的第二沟槽的第二连接线，所述第二沟槽具有大于所述第一宽度的第二宽度，并且所述第二连接线包括：覆盖所述第二沟槽的内侧壁的第一金属层，覆盖所述第二沟槽的底表面的阻挡层，以及位于所述第一金属层和所述阻挡层上的第二金属层，所述第一连接线和所述第一金属层包括第一金属，并且所述第二金属层包括不同于所述第一金属的第二金属。

公开(公告)号：CN111490048A

公开(公告)日：2020-08-04

申请号：CN201911270314.2

申请日：2019-12-12

Applicant: 三星电子株式会社

Inventor： 崔承勋 ,  具滋应 ,  金官性 ,  金保延 ,  金完敦 ,  尹普彦 ,  任廷爀 ,  全艺伶

IPC: H01L27/11519 ,  H01L27/11524 ,  H01L27/11529 ,  H01L27/11531 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11573

Abstract: 一种半导体器件和制造半导体器件的方法，所述半导体器件包括：半导体衬底，所述半导体衬底包括第一区域和第二区域；层间绝缘层，位于所述半导体衬底上，所述层间绝缘层包括：第一开口，所述第一开口在所述第一区域上，并且具有第一宽度；以及第二开口，所述第二开口在所述第二区域上，并且具有第二宽度，所述第二宽度大于所述第一宽度；至少一个第一金属图案，所述至少一个第一金属图案填充所述第一开口；第二金属图案，所述第二金属图案位于所述第二开口中；以及填充图案，所述填充图案在所述第二开口中位于所述第二金属图案上，其中，所述至少一个第一金属图案和所述第二金属图案均包括相同的第一金属材料，所述填充图案由非金属材料形成。

公开(公告)号：CN110690287A

公开(公告)日：2020-01-14

申请号：CN201910593346.X

申请日：2019-07-03

Applicant: 三星电子株式会社

Inventor： 任廷爀 ,  金完敦 ,  金元洪 ,  朴锺昊 ,  白贤俊 ,  李炳训 ,  玄尚镇

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 本公开提供了半导体器件。一种半导体器件包括：基板，包括第一有源区域和第二有源区域；第一有源图案和第二有源图案，分别设置在第一有源区域和第二有源区域中；第一栅电极和第二栅电极，分别交叉第一有源图案和第二有源图案；第一栅极绝缘图案，插设在第一有源图案和第一栅电极之间；以及第二栅极绝缘图案，插设在第二有源图案和第二栅电极之间。第一栅极绝缘图案包括第一电介质图案和设置在第一电介质图案上的第一铁电图案。第二栅极绝缘图案包括第二电介质图案。第一有源区域中的晶体管的阈值电压不同于第二有源区域中的晶体管的阈值电压。

公开(公告)号：CN110600550B

公开(公告)日：2025-05-13

申请号：CN201910225554.4

申请日：2019-03-22

Applicant: 三星电子株式会社

Inventor： 李炳训 ,  金完敦 ,  朴钟昊 ,  玄尚镇

IPC: H10D30/62 ,  H10D64/27 ,  H10D64/68

Abstract: 提供了一种半导体器件。该半导体器件包括：衬底上的多沟道有源图案；在多沟道有源图案上沿多沟道有源图案形成的高介电常数绝缘层，其中高介电常数绝缘层包含金属；在高介电常数绝缘层上沿高介电常数绝缘层形成的氮化硅层；以及氮化硅层上的栅电极。

公开(公告)号：CN118016713A

公开(公告)日：2024-05-10

申请号：CN202311456002.7

申请日：2023-11-02

Applicant: 三星电子株式会社

Inventor： 金成焕 ,  金完敦 ,  朴俊起 ,  李贤培 ,  崔孝锡

IPC: H01L29/78 ,  H01L29/45 ,  H01L29/417

Abstract: 一种半导体器件包括：包括第一区域和第二区域的衬底、位于衬底的第一区域上的第一栅极结构、位于衬底的与第一栅极结构相邻的部分上的第一源极/漏极层、位于衬底的第二区域上的第二栅极结构、位于衬底的与第二栅极结构相邻的部分上的第二源极/漏极层、第一接触插塞以及第二接触插塞。第一接触插塞包括位于第一源极/漏极层上的第一金属硅化物图案以及位于第一金属硅化物图案上的第一导电图案。第一金属硅化物图案包括第一金属的硅化物和不同于第一金属的第二金属的硅化物。第二接触插塞包括位于第二源极/漏极层上的第二金属硅化物图案以及位于第二金属硅化物图案上的第二导电图案。第二金属硅化物图案包括第一金属的硅化物和第二金属的硅化物。包括在第一金属硅化物图案中的第一金属与第二金属的第一比率不同于包括在第二金属硅化物图案中的第一金属与第二金属的第二比率。

公开(公告)号：CN117878094A

公开(公告)日：2024-04-12

申请号：CN202311299270.2

申请日：2023-10-09

Applicant: 三星电子株式会社

Inventor： 任廷爀 ,  金完敦 ,  李贤培 ,  崔孝锡 ,  金仅祐

IPC: H01L23/528 ,  H01L23/48 ,  H01L27/088 ,  H01L21/768

Abstract: 一种半导体器件可以包括：限定沟槽的各部分的第一膜和第二膜、插塞导电膜、通路、以及位于所述沟槽中的布线。所述沟槽可以包括具有第一宽度的第一子沟槽以及位于所述第一子沟槽下方的具有第二宽度的第二子沟槽。所述插塞导电膜可以从所述第一膜的第一侧延伸以穿透所述沟槽的底面。所述插塞导电膜的最上面可以位于所述沟槽中。所述通路可以包括位于所述插塞导电膜与所述第一膜之间的绝缘衬里。所述插塞导电膜的所述最上面和所述插塞导电膜的侧壁的至少一部分可以与所述布线接触。所述绝缘衬里的上面可以通过所述第二子沟槽的底面被暴露。