公开(公告)号：CN120076318A

公开(公告)日：2025-05-30

申请号：CN202411243232.X

申请日：2024-09-05

Applicant: 三星电子株式会社

Inventor： 李泓浚 ,  金熙中 ,  李泫珍 ,  蔡熙载

IPC: H10B12/00

Abstract: 提供了一种半导体存储器件，包括：半导体衬底；多个存储有源区，每个存储有源区具有长轴和短轴，并被布置为保持沿短轴的存储有源区之间的第一距离并保持沿长轴的存储有源区之间的第二距离；多个逻辑有源区，每个逻辑有源区包括至少P沟道金属氧化物半导体晶体管，并被布置为保持相邻逻辑有源区之间的第三距离；第一器件隔离绝缘层，在第一沟槽中，具有与沿着长轴方向的存储有源区之间的区域相对应的第一部分，包括第一氮化物绝缘层；以及第二器件隔离绝缘层，在逻辑有源区之间的第二沟槽中，并且不包括第一氮化物绝缘层，其中第二距离基本上与第三距离相同。

公开(公告)号：CN118434129A

公开(公告)日：2024-08-02

申请号：CN202311511610.3

申请日：2023-11-13

Applicant: 三星电子株式会社

Inventor： 李泓浚 ,  金根楠 ,  金熙中 ,  朴硕韩 ,  李基硕 ,  郑文泳 ,  崔宰福 ,  崔贤根 ,  韩珍优

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/00 ,  H10B63/10 ,  H01L23/498 ,  H01L23/528

Abstract: 公开了半导体器件及其制造方法。该半导体器件包括下基板、在下基板上的下电介质结构、在下基板和下电介质结构之间的存储单元结构、在下电介质结构中的下接合焊盘、在下电介质结构上的上电介质结构、在上电介质结构上的上基板、在上基板和上电介质结构之间的晶体管和在上电介质结构中的上接合焊盘。下接合焊盘的顶表面与上接合焊盘的底表面接触。下接合焊盘和上接合焊盘与存储单元结构重叠。

公开(公告)号：CN118368891A

公开(公告)日：2024-07-19

申请号：CN202410061571.X

申请日：2024-01-15

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  金根楠 ,  金熙中

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/00 ,  H10B63/10

Abstract: 一种半导体器件，包括：在衬底上的器件隔离部，用于限定第一至第四有源区，器件隔离部插置在第一和第二有源区与第三和第四有源区之间；第一和第二字线，与第一和第二有源区交叉并且彼此相邻；第一杂质区，在第一有源区中在第一和第二字线之间；第二杂质区，在第一有源区中在第一字线的一侧并与第一杂质区间隔开；接触第一杂质区的第一导电焊盘；接触第二杂质区的第二导电焊盘；在第一导电焊盘上的位线；在第二导电焊盘上的存储节点接触结构；以及在存储节点接触结构上的落着焊盘。

公开(公告)号：CN118338673A

公开(公告)日：2024-07-12

申请号：CN202410012935.5

申请日：2024-01-04

Applicant: 三星电子株式会社

Inventor： 朴台镇 ,  金奉秀 ,  金熙中

IPC: H10B12/00

Abstract: 一种半导体装置包括：第一结构，其包括第一杂质区域、第二杂质区域和隔离区域；第二结构，其位于第一结构上并且包括穿透第二结构并且暴露出第一杂质区域的接触开口；图案结构，其包括在接触开口中连接到第一杂质区域的接触部分；以及线部分，其位于接触部分和第二结构上；以及间隔件结构，其位于接触开口的侧表面与接触部分之间。间隔件结构包括位于接触开口的侧表面上的第一间隔件层、以及位于第一间隔件层与接触部分之间的第二间隔件层。第二间隔件层的下端位于比接触部分的下表面高的水平高度处。

公开(公告)号：CN109841623B

公开(公告)日：2024-05-07

申请号：CN201811330850.2

申请日：2018-11-09

Applicant: 三星电子株式会社

Inventor： 金熙中 ,  金奉秀 ,  韩成熙 ,  黄有商

IPC: H10B12/00

Abstract: 根据本发明构思的一示例实施方式的半导体存储器件可以包括：多个下电极，其位于衬底上并彼此间隔开；以及蚀刻停止图案，其位于衬底上并围绕所述多个下电极中的每个的至少一部分，其中蚀刻停止图案包括：包含碳的第一蚀刻停止图案；以及第二蚀刻停止图案，其位于第一蚀刻停止图案上并包括与第一蚀刻停止图案的材料不同的材料。

公开(公告)号：CN109390340B

公开(公告)日：2024-03-15

申请号：CN201810901544.3

申请日：2018-08-09

Applicant: 三星电子株式会社

Inventor： 金熙中 ,  赵珉熙 ,  金奉秀 ,  金俊秀 ,  山田悟 ,  李元锡 ,  黄有商

IPC: H10B12/00

Abstract: 提供了半导体存储器件。一种半导体存储器件包括在第一沟槽中的隔离层和在隔离层上的第一栅电极部分。该半导体存储器件包括在第二沟槽中的第二栅电极部分。在一些实施方式中，第二栅电极部分在一方向上比第一栅电极部分宽。而且，在一些实施方式中，第二沟槽的上部区域比第二沟槽的下部区域在所述方向上与第一沟槽间隔开更大的距离。还提供了形成半导体存储器件的相关方法。

公开(公告)号：CN112186038B

公开(公告)日：2024-02-06

申请号：CN202010263663.8

申请日：2020-04-07

Applicant: 三星电子株式会社

Inventor： 金圭镇 ,  金熙中 ,  金俊秀 ,  李相昊 ,  赵在奂 ,  黄有商

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/423 ,  H01L23/528 ,  H01L21/336

Abstract: 提供了一种半导体器件和制造该半导体器件的方法。该半导体器件可以包括：有源图案，在第一方向上延伸并且在第一方向上彼此间隔开；器件隔离层，限定有源图案；绝缘结构，提供在有源图案之间以及在器件隔离层之间；以及栅极结构，设置在绝缘结构上并且在与第一方向交叉的第二方向上延伸。栅极结构可以包括上部分和下部分。栅极结构的下部分可以被绝缘结构包围。

公开(公告)号：CN116896867A

公开(公告)日：2023-10-17

申请号：CN202211673253.6

申请日：2022-12-26

Applicant: 三星电子株式会社

Inventor： 安濬爀 ,  郑宇陈 ,  金熙中

IPC: H10B12/00 ,  H01L29/45

Abstract: 提供了一种半导体存储器装置。所述半导体存储器装置包括：有源部分，由器件隔离图案限定，有源部分包括位于有源部分的中心部分的第一杂质区域和位于有源部分的端部部分的第二杂质区域；字线，设置在有源部分上并沿第一方向延伸；位线，设置在字线上并沿与第一方向交叉的第二方向延伸；位线接触件，设置在位线和有源部分的第一杂质区域之间；存储节点垫，设置在有源部分的第二杂质区域上；以及存储节点接触件，设置在存储节点垫上并且设置在位线的一侧。

公开(公告)号：CN110164867B

公开(公告)日：2023-09-29

申请号：CN201910108496.7

申请日：2019-02-03

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  金奉秀 ,  金志永 ,  金熙中 ,  朴硕韩 ,  李宪国 ,  黄有商

IPC: H10B41/20 ,  H10B43/20

Abstract: 本发明提供半导体存储器件，该半导体存储器件可包括在衬底上的第一堆叠和第二堆叠以及在第一堆叠和第二堆叠上的第一互连线和第二互连线。第一堆叠和第二堆叠中的每个可包括垂直堆叠在衬底上的半导体图案、分别连接到半导体图案的导线以及邻近半导体图案并且沿着垂直方向延伸的栅电极。第一堆叠可包括第一导线和第一栅电极，第二堆叠可以包括第二导线和第二栅电极。第一导线和第二导线的下表面可以是共面的。第一互连线可以电连接到第一导线和第二导线中的至少一条。第二互连线可以电连接到第一栅电极和第二栅电极中的至少一个。

公开(公告)号：CN116130455A

公开(公告)日：2023-05-16

申请号：CN202210802412.1

申请日：2022-07-07

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  金根楠 ,  金容锡 ,  金熙中 ,  赵珉熙 ,  黄有商

IPC: H01L23/538 ,  H01L29/10 ,  H10B12/00

Abstract: 提供了一种半导体存储器装置，所述半导体存储器装置包括：堆叠结构，包括竖直堆叠在基底上的层组并且包括字线、沟道层和电连接到沟道层的数据存储元件；以及位线，在堆叠结构的一侧上竖直延伸，其中，层组中的每个的字线在平行于基底的顶表面的第一方向上延伸，层组包括顺序堆叠的第一层组和第二层组，沟道层在第一层组的字线下方，沟道层在第二层组的字线上方，并且位线包括连接到第一层组的沟道层的第一突起部分以及连接到第二层组的沟道层的第二突起部分。