公开(公告)号：CN118068979A

公开(公告)日：2024-05-24

申请号：CN202311408174.7

申请日：2023-10-27

Applicant: 株式会社日本显示器

Inventor： 渡壁创 ,  津吹将志 ,  佐佐木俊成 ,  田丸尊也

IPC: G06F3/041 ,  G06F3/044 ,  G06F3/045 ,  G02F1/1333 ,  G02F1/1343

Abstract: 本发明涉及显示装置。本发明的课题在于提供以简易的结构使显示部的开口率提高的显示装置。显示装置具备各自与半导体器件连接的多个像素电极、各自与前述多个像素电极的一部分相对地配置的多个公共电极、和各自与前述多个公共电极连接的多个公共布线，前述半导体器件包含具有多晶结构的氧化物半导体层，前述公共布线的至少一部分由前述氧化物半导体层构成。前述多个公共电极可以各自跨越前述多个像素电极的一部分而配置。

公开(公告)号：CN117810268A

公开(公告)日：2024-04-02

申请号：CN202311207996.9

申请日：2023-09-19

Applicant: 株式会社日本显示器

Inventor： 渡壁创 ,  津吹将志 ,  佐佐木俊成 ,  花田明纮 ,  田丸尊也

IPC: H01L29/786 ,  H01L29/06 ,  H01L29/24

Abstract: 本发明涉及半导体装置。提供含有防止氢向沟道区域的侵入的氢陷阱区域的半导体装置。半导体装置包含氧化物绝缘层、氧化物半导体层、栅极绝缘层、栅电极、和保护绝缘层。半导体装置被划分为与栅电极重叠的第1区域、不与栅电极重叠但与氧化物半导体层重叠的第2区域、和不与栅电极及氧化物半导体层重叠的第3区域。第1区域中的栅极绝缘层的厚度为200nm以上。第2区域及第3区域中的栅极绝缘层的厚度为150nm以下。第2区域中的氧化物半导体层所包含的杂质的量多于第1区域中的氧化物半导体层所包含的杂质的量。第3区域中的氧化物绝缘层所包含的杂质的量多于第1区域中的氧化物绝缘层所包含的杂质的量。

公开(公告)号：CN117690975A

公开(公告)日：2024-03-12

申请号：CN202311098309.4

申请日：2023-08-29

Applicant: 株式会社日本显示器

Inventor： 渡壁创 ,  津吹将志 ,  佐佐木俊成 ,  田丸尊也

IPC: H01L29/786 ,  H01L29/51 ,  H01L29/423 ,  H01L29/06

Abstract: 本发明涉及半导体器件。本发明提供包含防止氢侵入沟道区域的氢捕获区域的半导体器件。半导体器件包含：氧化物绝缘层；氧化物绝缘层之上的氧化物半导体层；覆盖氧化物半导体层的、氧化物绝缘层及氧化物半导体层之上的栅极绝缘层；栅极绝缘层之上的栅电极；和覆盖栅电极的、栅极绝缘层及栅电极之上的保护绝缘层，栅极绝缘层包含与栅电极重叠的第1区域、和与栅电极不重叠并与保护绝缘层相接的第2区域，氧化物绝缘层包含与栅电极重叠的第3区域、和与栅电极及所述氧化物半导体层不重叠并与栅极绝缘层相接的第4区域，氧化物半导体层的源极区域及漏极区域以及第2区域包含杂质，第2区域的氢浓度大于第1区域的氢浓度。

公开(公告)号：CN117374127A

公开(公告)日：2024-01-09

申请号：CN202310816771.7

申请日：2023-07-05

Applicant: 株式会社日本显示器

Inventor： 渡壁创 ,  津吹将志 ,  佐佐木俊成 ,  田丸尊也

IPC: H01L29/786 ,  H01L29/24 ,  H01L29/10 ,  H01L29/04

Abstract: 本发明涉及半导体装置。其课题在于提供含有氧化物半导体层的半导体装置，所述氧化物半导体层包含经充分低电阻化的源极区域及漏极区域。半导体装置包含设置于绝缘表面上的、具有多晶结构的氧化物半导体层、设置于氧化物半导体层之上的栅电极、和设置于氧化物半导体层与栅电极之间的栅极绝缘层，氧化物半导体层包含与栅电极重叠且具有第1晶体结构的第1区域、以及不与栅电极重叠且具有第2晶体结构的第2区域，第2区域的电导率大于前述第1区域的电导率，第2晶体结构与第1晶体结构相同。

公开(公告)号：CN116895534A

公开(公告)日：2023-10-17

申请号：CN202310260264.X

申请日：2023-03-17

Applicant: 株式会社日本显示器

Inventor： 渡壁创 ,  津吹将志 ,  佐佐木俊成 ,  田丸尊也

IPC: H01L21/34 ,  H01L29/786

Abstract: 本发明涉及半导体器件的制造方法。本发明的课题在于实现高迁移率且可靠性高的半导体器件。本发明的解决方式在于，半导体器件的制造方法，其中，在基板上形成氧化物半导体层，在前述氧化物半导体层上形成栅极绝缘层，在前述栅极绝缘层上形成以铝为主成分的氧化金属层，在前述栅极绝缘层上形成有前述氧化金属层的状态下进行热处理，在前述热处理之后，将前述氧化金属层除去，在前述栅极绝缘层上形成栅电极。前述栅电极可以以与通过前述氧化金属层被除去而露出的前述栅极绝缘层相接的方式形成。

公开(公告)号：CN116895533A

公开(公告)日：2023-10-17

申请号：CN202310259938.4

申请日：2023-03-17

Applicant: 株式会社日本显示器

Inventor： 渡壁创 ,  津吹将志 ,  佐佐木俊成 ,  田丸尊也

IPC: H01L21/34 ,  H01L29/786

Abstract: 本发明涉及半导体器件的制造方法。本发明的课题在于实现高迁移率且可靠性高的半导体器件。本发明的解决方式在于，半导体器件的制造方法中，在基板上形成以铝为主成分的第1氧化金属层，在前述第1氧化金属层上形成氧化物半导体层，在前述氧化物半导体层上形成栅极绝缘层，在前述栅极绝缘层上形成以铝为主成分的第2氧化金属层，在前述栅极绝缘层上形成有前述第2氧化金属层的状态下进行热处理，在前述热处理之后，将前述第2氧化金属层除去，在前述栅极绝缘层上形成栅电极。