半导体装置
    1.
    发明公开
    半导体装置 审中-公开

    公开(公告)号:CN119789524A

    公开(公告)日:2025-04-08

    申请号:CN202411295489.X

    申请日:2024-09-14

    Abstract: 本发明涉及半导体装置。提供一种对于不同特性的晶体管可分别得到良好特性的生产率高的半导体装置。半导体装置具有:第1半导体层;与上述第1半导体层对置的第1栅电极;上述第1半导体层与上述第1栅电极之间的第1栅极绝缘层;设置在上述第1栅电极的上方的第1绝缘层;设置在俯视下与上述第1半导体层重叠的区域、且与上述第1半导体层电连接的第1电极;由与上述第1半导体层不同的材料构成的第2半导体层;与上述第2半导体层对置的第2栅电极;上述第2半导体层与上述第2栅电极之间的第2栅极绝缘层;设置在俯视下与上述第2半导体层重叠的区域、且与上述第2半导体层电连接的第2电极;和上述第2半导体层与上述第2电极之间的第1金属氮化物层。

    半导体装置及其制造方法
    4.
    发明公开

    公开(公告)号:CN117855287A

    公开(公告)日:2024-04-09

    申请号:CN202311224445.3

    申请日:2023-09-21

    Abstract: 本发明涉及半导体装置、半导体装置的制造方法。提供含有防止氢向沟道区域侵入的氢陷阱区域的半导体装置。半导体装置包含氧化物绝缘层、氧化物半导体层、栅电极、栅极绝缘层及第1绝缘层。在与栅电极重叠的第1区域中的栅极绝缘层的厚度为200nm以上。第1区域中,栅电极与第1绝缘层相接,在不与栅电极重叠而与氧化物半导体层重叠的第2区域中,氧化物半导体层与第1绝缘层相接。所述第2区域中的所述氧化物半导体层所包含的杂质的量多于所述第1区域中的所述氧化物半导体层所包含的所述杂质的量,与栅电极及氧化物半导体层不重叠的所述第3区域中的所述氧化物绝缘层所包含的所述杂质的量多于所述第2区域中的所述氧化物绝缘层所包含的所述杂质的量。

    半导体器件
    5.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN117410316A

    公开(公告)日:2024-01-16

    申请号:CN202310812010.4

    申请日:2023-07-04

    Abstract: 本发明提供一种半导体器件,其能够使用氧化物半导体来作为配线材料。该半导体器件具有:氧化物半导体层,其设置在绝缘表面之上,有沟道区域以及夹着沟道区域的源极区域和漏极区域;与沟道区域相对的栅极电极;和设置在氧化物半导体层与栅极电极之间的栅极绝缘层,栅极电极是具有与氧化物半导体层相同的成分的氧化物导电层,氧化物导电层包含与源极区域和漏极区域相同的杂质元素。

    半导体器件
    6.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN117334701A

    公开(公告)日:2024-01-02

    申请号:CN202311328162.3

    申请日:2020-02-05

    Abstract: 本发明涉及半导体器件。能在同一基板内形成LTPS TFT和氧化物半导体TFT。显示装置,其特征在于,具有形成有使用氧化物半导体(109)的第一TFT和使用多晶硅半导体的第二TFT的基板,第一TFT中,覆盖氧化物半导体而形成第一绝缘膜(112),第一漏电极(110)介由第一绝缘膜中形成的第一通孔(132)连接于氧化物半导体,第一源电极(111)介由第二通孔(133)连接于氧化物半导体,覆盖第一漏电极及第一源电极而形成第二绝缘膜(115),漏极布线(120)介由第二绝缘膜中形成的第三通孔(130)连接于第一漏电极,源极布线(122)介由第二绝缘膜中形成的第四通孔(131)连接于第一源电极。

    显示装置及半导体器件
    7.
    发明授权

    公开(公告)号:CN111584499B

    公开(公告)日:2023-11-03

    申请号:CN202010081137.X

    申请日:2020-02-05

    Abstract: 本发明涉及显示装置及半导体器件。能在同一基板内形成LTPS TFT和氧化物半导体TFT。显示装置,其特征在于,具有形成有使用氧化物半导体(109)的第一TFT和使用多晶硅半导体的第二TFT的基板,上述第一TFT中,覆盖上述氧化物半导体而形成第一绝缘膜(112),第一漏电极(110)介由上述第一绝缘膜中形成的第一通孔(132)连接于上述氧化物半导体,第一源电极(111)介由第二通孔(133)连接于上述氧化物半导体,覆盖上述第一漏电极及上述第一源电极而形成第二绝缘膜(115),漏极布线(120)介由上述第二绝缘膜中形成的第三通孔(130)连接于上述第一漏电极,源极布线(122)介由上述第二绝缘膜中形成的第四通孔(131)连接于上述第一源电极。

    显示装置
    8.
    发明公开
    显示装置 审中-实审

    公开(公告)号:CN116741781A

    公开(公告)日:2023-09-12

    申请号:CN202310111983.5

    申请日:2023-02-14

    Abstract: 本发明提供一种显示装置,其目的在于减少显示装置中的显示不均。显示装置包括:发光元件;在发光元件与驱动电源线之间串联连接的第1晶体管以及第2晶体管;与第1晶体管的栅极电极电连接的第3晶体管;以及在第1晶体管的漏极与发光元件之间并联连接的第4晶体管,第1晶体管的沟道宽度W1与沟道长度L1之比(W1/L1比)以及第2晶体管的沟道宽度W2与沟道长度L2之比(W2/L2比)比第3晶体管的沟道宽度W3与沟道长度L3之比(W3/L3比)以及第4晶体管的沟道宽度W4与沟道长度L4之比(W4/L4比)大。

    显示装置
    9.
    发明公开
    显示装置 审中-实审

    公开(公告)号:CN116057610A

    公开(公告)日:2023-05-02

    申请号:CN202180057008.X

    申请日:2021-07-13

    Abstract: 显示装置包括基板(101)、发光元件(230)、第1晶体管(210A)和第2晶体管(250),第1晶体管包括设置在基板上的第1栅电极(204_1)、设置在第1栅电极上的第1绝缘膜(206)、设置在第1绝缘膜上并具有与第1栅电极重叠的区域的第1氧化物半导体层(208_1)、设置在第1氧化物半导体层上的第2绝缘膜(212)和设置在第2绝缘膜上的第1导电层(218),第2晶体管包括设置在基板上的第1绝缘膜、设置在第1绝缘膜上的第2氧化物半导体层(208_2)、设置在第1氧化物半导体层及第2氧化物半导体层上并具有比第1绝缘膜的膜厚小的膜厚的第2绝缘膜、和设置在第2绝缘膜上并具有与第2氧化物半导体层重叠的区域的第2栅电极(214)。

    半导体装置
    10.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN114792695A

    公开(公告)日:2022-07-26

    申请号:CN202210085605.X

    申请日:2022-01-25

    Abstract: 根据一个实施方式,半导体装置具备:多晶硅半导体;配置于多晶硅半导体之上的中间绝缘层;配置于中间绝缘层之上的氧化物半导体;配置于中间绝缘层之上及氧化物半导体之上的第二绝缘层;配置于第二绝缘层之上并位于氧化物半导体正上方的栅极电极;第一导电层,经由贯通中间绝缘层及第二绝缘层的第一接触孔与多晶硅半导体接触,经由贯通第二绝缘层的第二接触孔与氧化物半导体接触;以及第二导电层,在第一接触孔和第二接触孔之间与第一导电层层叠,第一导电层具有从第二接触孔向栅极电极延伸的延伸部,第二导电层不层叠于延伸部,第一导电层的膜厚小于第二导电层的膜厚。

Patent Agency Ranking