-
公开(公告)号：CN119522639A
公开(公告)日：2025-02-25
申请号：CN202380052657.X
申请日：2023-07-27
IPC: H10D30/67 , H01L21/20 , H10D30/01 , H01L21/363
Abstract: 薄膜晶体管，其包含：基板；设置在基板之上的金属氧化物层；与金属氧化物层相接地设置、并包含多个晶粒的氧化物半导体层；设置在氧化物半导体层之上的栅电极；和设置在氧化物半导体层与栅电极之间的栅极绝缘层，多个晶粒包含通过EBSD(电子背散射衍射)法取得的相邻的2个测定点的晶体取向差超过5°的晶界，通过EBSD法算出的KAM值的平均值为1.4°以上。
-
公开(公告)号：CN118738136A
公开(公告)日：2024-10-01
申请号：CN202410305656.8
申请日：2024-03-18
Applicant: 株式会社日本显示器
IPC: H01L29/786 , H01L29/06 , H01L29/423 , H01L21/44 , H01L21/34 , G09F9/33 , G09F9/35
Abstract: 本发明涉及半导体装置、显示装置及半导体装置的制造方法。课题在于改善包括氧化物半导体的半导体装置的电气特性。半导体装置包括：绝缘表面之上的金属氧化物层；前述金属氧化物层之上的氧化物半导体层；前述氧化物半导体层之上的栅极绝缘层；和前述栅极绝缘层之上的栅极布线，前述金属氧化物层具有与前述栅极布线及前述氧化物半导体层重叠的第一区域、与前述氧化物半导体层重叠且与前述栅极布线不重叠的第二区域、以及与前述栅极布线重叠且与前述氧化物半导体层不重叠的第三区域。
-
公开(公告)号：CN117855287A
公开(公告)日：2024-04-09
申请号：CN202311224445.3
申请日：2023-09-21
Applicant: 株式会社日本显示器
IPC: H01L29/786 , H01L21/34 , H01L29/06 , H01L29/24
Abstract: 本发明涉及半导体装置、半导体装置的制造方法。提供含有防止氢向沟道区域侵入的氢陷阱区域的半导体装置。半导体装置包含氧化物绝缘层、氧化物半导体层、栅电极、栅极绝缘层及第1绝缘层。在与栅电极重叠的第1区域中的栅极绝缘层的厚度为200nm以上。第1区域中，栅电极与第1绝缘层相接，在不与栅电极重叠而与氧化物半导体层重叠的第2区域中，氧化物半导体层与第1绝缘层相接。所述第2区域中的所述氧化物半导体层所包含的杂质的量多于所述第1区域中的所述氧化物半导体层所包含的所述杂质的量，与栅电极及氧化物半导体层不重叠的所述第3区域中的所述氧化物绝缘层所包含的所述杂质的量多于所述第2区域中的所述氧化物绝缘层所包含的所述杂质的量。
-
公开(公告)号：CN117410316A
公开(公告)日：2024-01-16
申请号：CN202310812010.4
申请日：2023-07-04
Applicant: 株式会社日本显示器
IPC: H01L29/24 , H01L29/08 , H01L29/49 , H01L29/78 , H01L21/336 , H01L29/786 , H01L27/12
Abstract: 本发明提供一种半导体器件，其能够使用氧化物半导体来作为配线材料。该半导体器件具有：氧化物半导体层，其设置在绝缘表面之上，有沟道区域以及夹着沟道区域的源极区域和漏极区域；与沟道区域相对的栅极电极；和设置在氧化物半导体层与栅极电极之间的栅极绝缘层，栅极电极是具有与氧化物半导体层相同的成分的氧化物导电层，氧化物导电层包含与源极区域和漏极区域相同的杂质元素。
-
公开(公告)号：CN116741781A
公开(公告)日：2023-09-12
申请号：CN202310111983.5
申请日：2023-02-14
Applicant: 株式会社日本显示器
Abstract: 本发明提供一种显示装置，其目的在于减少显示装置中的显示不均。显示装置包括：发光元件；在发光元件与驱动电源线之间串联连接的第1晶体管以及第2晶体管；与第1晶体管的栅极电极电连接的第3晶体管；以及在第1晶体管的漏极与发光元件之间并联连接的第4晶体管，第1晶体管的沟道宽度W1与沟道长度L1之比(W1/L1比)以及第2晶体管的沟道宽度W2与沟道长度L2之比(W2/L2比)比第3晶体管的沟道宽度W3与沟道长度L3之比(W3/L3比)以及第4晶体管的沟道宽度W4与沟道长度L4之比(W4/L4比)大。
-
Patent Agency Ranking
公开(公告)号：CN119767752A
公开(公告)日：2025-04-04
申请号：CN202411344225.9
申请日：2024-09-25
Applicant: 株式会社日本显示器
Abstract: 本发明涉及半导体装置及其制造方法。提供抑制光劣化的半导体装置。半导体装置包含：栅电极；栅电极上的栅极绝缘层；栅极绝缘层上的具有多晶结构的氧化物半导体层；氧化物半导体层上的源电极及漏电极；和覆盖源电极及漏电极、且与氧化物半导体层相接的层间绝缘层，S值为1.5V/dec以上2.5V/dec以下。氧化物半导体层包含：与源电极及漏电极中的一者重叠的第1区域；和与层间绝缘层相接的第2区域，第1区域的膜厚与第2区域的膜厚之差可以为5nm以下。
-
公开(公告)号：CN119604968A
公开(公告)日：2025-03-11
申请号：CN202380055153.3
申请日：2023-07-26
IPC: H01L21/363 , C23C14/08 , H10D30/67
Abstract: 层叠结构体具有基底绝缘层、设置在基底绝缘层上的金属氧化物层、和与金属氧化物层相接地设置的氧化物半导体层，氧化物半导体层有与金属氧化物层中包含的金属元素相同的金属元素具有浓度梯度的区域，金属元素的浓度梯度随着接近金属氧化物层与氧化物半导体层的界面而增加。
-
公开(公告)号：CN119498029A
公开(公告)日：2025-02-21
申请号：CN202380051062.2
申请日：2023-07-27
IPC: H10D30/67
Abstract: 氧化物半导体膜，其为设置在基板之上的具有多晶结构的氧化物半导体膜，氧化物半导体膜的晶体结构为方铁锰矿型结构，在使用Cu‑Kα射线的面外XRD衍射图案中，氧化物半导体膜的(222)面的峰强度相对(422)面的峰强度之比为3.0以下。由(222)面的所述峰算出的微晶直径可以为10nm以上。
-
公开(公告)号：CN119422456A
公开(公告)日：2025-02-11
申请号：CN202380042084.2
申请日：2023-04-19
Abstract: 薄膜晶体管(10)包括：设置在基板(100)之上的具有多晶结构的氧化物半导体层(140)；设置在氧化物半导体层之上的栅电极(160)；和设置在氧化物半导体层与栅电极之间的栅极绝缘层(150)，氧化物半导体层包括：与栅电极重叠且具有第一载流子浓度(n1)的第一区域(141)；与栅电极不重叠且具有第二载流子浓度(n2)的第二区域(142)；和与栅电极重叠且位于第一区域与所述第二区域之间的第三区域(143)，第二载流子浓度比第一载流子浓度大，第三区域的载流子浓度在从第二区域朝向所述第一区域的沟道长度方向上减少，沟道长度方向上的第三区域的长度为0.00μm以上0.60μm以下。
-
公开(公告)号：CN118891736A
公开(公告)日：2024-11-01
申请号：CN202380027827.9
申请日：2023-03-14
Applicant: 株式会社日本显示器
IPC: H01L29/786 , G09F9/30 , H01L21/28 , H01L21/336 , H01L29/423 , H01L29/49 , H10K50/00
Abstract: 半导体装置(10)具有：设置在绝缘表面之上的氧化物半导体层(140)；设置在氧化物半导体层之上的栅极绝缘层(150)；和隔着栅极绝缘层而设置在氧化物半导体层之上的栅电极(160)，栅电极从栅极绝缘层侧起依次具有含钛层(162)及导电层(164)，栅极绝缘层包括与栅电极重叠的第一区域(152)和与栅电极不重叠的第二区域(154)，含钛层的厚度(T3)为第一区域中的厚度(T1)的50％以下。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.035 seconds)
