적층 커패시터 소자
    43.
    发明授权
    적층 커패시터 소자 有权
    多层电容器

    公开(公告)号:KR101565645B1

    公开(公告)日:2015-11-03

    申请号:KR1020130081645

    申请日:2013-07-11

    CPC classification number: H01G4/30

    Abstract: 본발명은적층커패시터소자에관한것으로, 박형화및 소형화그리고고용량화의구현과함께내구성을높이기위하여, 유전층과내부전극의적층으로이루어진용량부와, 유전층의적층으로이루어진커버부를갖는적층본체; 및상기적층본체의양측면에구비된한 쌍의외부단자;를포함하되, 상기커버부는강유전체로이루어진제1 유전층과상유전체로이루어진제2 유전층의적층으로이루어지는, 적층커패시터소자를제시한다.

    적층 세라믹 전자 부품
    44.
    发明公开
    적층 세라믹 전자 부품 审中-实审
    多层陶瓷电子元件

    公开(公告)号:KR1020150080799A

    公开(公告)日:2015-07-10

    申请号:KR1020140000289

    申请日:2014-01-02

    Abstract: 본개시는제1 세라믹유전체시트와제2 세라믹유전체시트가교대로적층되어형성되는세라믹유전체본체; 상기세라믹유전체본체의길이방향의양 측면에형성되며, 양측면으로부터인접하는면 중적어도일부의면으로연장형성되는제1 외부전극및 제2 외부전극; 상기제1 세라믹유전체시트의상부에형성되며, 상기제1 외부전극과전기적으로연결되는제1 내부전극; 상기제2 세라믹유전체시트의상부에형성되며, 상기제2 외부전극과전기적으로연결되는제2 내부전극; 상기제2 세라믹유전체시트의상부에형성되는제1 더미전극; 및상기제1 세라믹유전체시트의상부에형성되는제2 더미전극;을포함하고, 상기제1 및제2 더미전극의길이는상기세라믹유전체본체의길이의절반보다작고, 상기제1 및제2 외부전극의연장형성된길이보다는큰 것을만족하는적층세라믹전자부품에관한것이다.

    Abstract translation: 层压陶瓷电子部件技术领域本发明涉及层叠陶瓷电子部件。 该组件包括通过轮流层压第一和第二陶瓷电介质片而形成的陶瓷电介质体; 第一和第二外部电极,形成在陶瓷电介质体的纵向两侧; 第一内部电极,形成在所述第一陶瓷电介质片的上部,并且电连接到所述第一外部电极; 第二内部电极,形成在所述第二陶瓷电介质片的上部,并且电连接到所述第二外部电极; 形成在第二陶瓷电介质片的上部的第一虚拟电极; 以及形成在第一陶瓷电介质片的上部的第二虚拟电极。 第一和第二虚拟电极的长度短于陶瓷电介质体的长度的一半,但长于第一和第二外部电极的延伸长度。

    적층 세라믹 전자부품 및 그 실장기판
    46.
    发明公开
    적층 세라믹 전자부품 및 그 실장기판 审中-实审
    多层陶瓷电子部件及其相应的安装板

    公开(公告)号:KR1020150061969A

    公开(公告)日:2015-06-05

    申请号:KR1020130146400

    申请日:2013-11-28

    Abstract: 본발명의일 실시형태는유전체층및 내부전극이적층된세라믹본체; 상기세라믹본체의제1 단면및 제2 단면에각각형성된제1 외부전극및 제2 외부전극; 상기제1 외부전극과접속하며상기제1 단면과평행한제1 접속부및 상기제1 접속부와연결되며상기제1 접속부와연결된영역으로부터상기제1 접속부와수직한양 방향으로소정간격연장된제1 지지부를갖는제1 프레임단자; 및상기제2 외부전극과접속하며상기제2 단면과평행한제2 접속부및 상기제2 접속부와연결되며상기제2 접속부와연결된영역으로부터상기제2 접속부와수직한양 방향으로소정간격연장된제2 지지부를갖는제2 프레임단자; 를포함하는적층세라믹전자부품을제공할수 있다.

    Abstract translation: 根据本发明的实施例,多层陶瓷电子部件包括:陶瓷体,其中电介质层和内部电极堆叠; 分别形成在陶瓷体的第一和第二截面上的第一和第二外部电极; 第一框架端子,其具有连接到第一外部电极并且平行于第一横截面的第一连接部分,以及第一支撑部分,其连接到第一连接部分并且从连接到第一外部电极的第一 连接部分与第一连接部分的垂直方向相距一定距离; 以及第二框架端子,其具有连接到所述第二外部电极并平行于所述第二横截面的第二连接部分,以及第二支撑部分,其连接到所述第二连接部分并且从连接到所述第二外部电极的区域延伸 第二连接部分到与第二连接部分的垂直方向。

    적층 세라믹 커패시터 및 그 제조방법
    47.
    发明公开
    적층 세라믹 커패시터 및 그 제조방법 审中-实审
    多层陶瓷电容器及其制造方法

    公开(公告)号:KR1020150047384A

    公开(公告)日:2015-05-04

    申请号:KR1020130127386

    申请日:2013-10-24

    Abstract: 본발명의일 실시형태는복수의유전체층을포함하는세라믹본체; 상기복수의유전체층 중하나이상의유전체층을사이에두고교대로배치되는제1 및제2 내부전극; 상기제1 내부전극및 제2 내부전극과각각전기적으로연결되는제1 전극층및 제2 전극층; 상기세라믹본체의외부면중 하나이상의면에배치된보호층; 및상기제1 전극층및 제2 전극층상에배치되며상기보호층의일부를덮는전도성수지층; 을포함하는적층세라믹커패시터를제공할수 있다.

    Abstract translation: 根据本发明的实施例,多层陶瓷电容器包括陶瓷体,陶瓷体包括多个电介质层,第一内部电极和第二内部电极,它们通过在电介质层之间插入一个或多个电介质层而交替地布置, 电连接到第一内部电极和第二内部电极的第一电极层和第二电极层,设置在陶瓷体的外表面的一个或多个表面上的保护层和导电性树脂 层,其布置在第一电极层和第二电极层上并覆盖保护层的一部分。

    적층 세라믹 커패시터 및 그 실장 기판
    48.
    发明公开
    적층 세라믹 커패시터 및 그 실장 기판 有权
    多层陶瓷电容器和电路板用于安装

    公开(公告)号:KR1020150041489A

    公开(公告)日:2015-04-16

    申请号:KR1020130120073

    申请日:2013-10-08

    CPC classification number: H01G2/065 H01G4/012 H01G4/12 H01G4/30

    Abstract: 본발명은유전체층을포함하는세라믹본체; 상기세라믹본체내에서상기유전체층을사이에두고서로대향하도록배치되는제1 및제2 내부전극; 및상기세라믹본체의양 단면을덮도록형성된제1 및제2 외부전극;을포함하며, 상기세라믹본체는용량형성부인액티브층과상기액티브층의상면및 하면중 적어도일면에형성되는용량비형성부인커버층을포함하며, 상기커버층은상기세라믹본체의상하면의상기제1 및제2 외부전극이형성된끝단에대응하는영역을중심으로좌우일정거리에형성된복수의더미전극층을포함하며, 상기세라믹본체의두께를 T, 상기제1 및제2 내부전극의층수를 AL, 상기제1 및제2 내부전극의두께를 AT, 상기더미전극층의두께를 DT 및상기더미전극층의층수를 DL이라하면, 상기더미전극층의층수(DL)는 {(T × x) - (AL × AT)} / DT를만족하며, 상기 x는 9.0% 이상을만족하는적층세라믹커패시터및 그실장기판을제공한다.

    Abstract translation: 本发明提供一种多层陶瓷电容器,其包括:陶瓷体,其包括电介质层; 第一和第二内部电极,布置成在介电层的两侧彼此面对; 以及形成为覆盖陶瓷体的两个截面的第一和第二外部电极,其中陶瓷体包括作为电容形成部分的有源层和形成在至少一个侧面上的电容非形成部分的覆盖层 在有源层的上表面和下表面之间,覆盖层包括在对应于陶瓷体的上表面和下表面的端部的区域的左右两侧形成一定距离的多个虚拟电极层,其中第一 并且形成第二外部电极,以及用于安装第二外部电极的板。 当陶瓷体的厚度为T时,第一和第二内部电极的层数为AL,虚设电极的厚度为DT,虚拟电极层的层数为DL。 虚拟电极层的数量(DL)满足{(T×x) - (AL×AT)} / DT,x满足9.0%以上。

    다층 세라믹 소자 및 그 제조 방법
    49.
    发明公开
    다층 세라믹 소자 및 그 제조 방법 有权
    多层陶瓷器件及其制造方法

    公开(公告)号:KR1020140102036A

    公开(公告)日:2014-08-21

    申请号:KR1020130015427

    申请日:2013-02-13

    Abstract: The present invention relates to a multilayer ceramic device. A multilayer ceramic device according to an embodiment of the present invention includes a device body which has sides which are separated from each other and a peripheral surface which connects the sides, an internal electrode which is arranged in the device body in the longitudinal direction of the device body, an external electrode which has a front part which covers the side and a bend part which is extended from the front part and covers a part of the peripheral surface, and a crack guide pattern which is arranged in the device body and guides the progress direction of cracks generated in the peripheral surface to face the side. The crack guide pattern includes an oxide film which is formed in the metal pattern and on the surface of the metal pattern.

    Abstract translation: 本发明涉及一种多层陶瓷器件。 根据本发明实施例的多层陶瓷器件包括:具有彼此分离的侧面和连接侧面的外周面的器件本体,沿着所述器件主体的纵向方向布置在器件本体中的内部电极 装置本体,具有覆盖侧的前部的外部电极和从前部延伸并覆盖所述周面的一部分的弯曲部,以及设置在所述装置主体中的引导图案, 在外围表面产生的面向侧面的裂纹的进展方向。 裂纹引导图案包括形成在金属图案中和金属图案的表面上的氧化膜。

    적층 세라믹 전자 부품
    50.
    发明公开
    적층 세라믹 전자 부품 有权
    多层陶瓷电子元件

    公开(公告)号:KR1020130120813A

    公开(公告)日:2013-11-05

    申请号:KR1020120043976

    申请日:2012-04-26

    Abstract: A multilayer ceramic electronic component according to one embodiment of the present invention comprises: a ceramic body including dielectric layers having an average thickness of 0.7 ��or less; external electrodes formed on external surfaces of the ceramic body; and internal electrodes respectively disposed on the dielectric layer to have a gap formed therebetween, wherein, when a narrowest gap between the internal electrode edges facing one another is denoted by Gmin, 10 ��≤ Gmin ≤ 60 ��is satisfied.

    Abstract translation: 根据本发明的一个实施方案的多层陶瓷电子部件包括:陶瓷体,其包括平均厚度为0.7μm或更小的电介质层; 形成在陶瓷体的外表面上的外部电极; 以及分别设置在所述电介质层上以在其间形成间隙的内部电极,其中,当彼此面对的所述内部电极边缘之间的最窄间隙由Gmin表示时, Gmin&le 60满意

Patent Agency Ranking