-
-
-
-
-
公开(公告)号：KR1020170142811A
公开(公告)日：2017-12-28
申请号：KR1020160107661
申请日：2016-08-24
Applicant: 삼성전기주식회사
IPC: H01L23/31 , H01L21/768 , H01L23/525 , H01L23/29 , H01L23/00
CPC classification number: H01L2224/04105 , H01L2224/12105 , H01L2224/16225 , H01L2224/18 , H01L2224/73204 , H01L2924/15311 , H01L2924/181 , H01L2924/18162 , H01L2924/3511 , H01L2924/00012
Abstract: 본개시는관통홀을갖는제1연결부재, 상기제1연결부재의관통홀에배치되며접속패드가배치된활성면및 상기활성면의반대측에배치된비활성면을갖는반도체칩, 상기제1연결부재및 상기반도체칩의비활성면의적어도일부를봉합하는봉합재, 상기제1연결부재및 상기반도체칩의활성면상에배치된제2연결부재, 및상기제2연결부재상에배치된패시베이션층을포함하며, 상기제1연결부재및 상기제2연결부재는각각상기접속패드와전기적으로연결된재배선층을포함하고, 상기제2연결부재는상기제2연결부재의재배선층이배치되는절연층을포함하며, 상기패시베이션층은상기제2연결부재의절연층보다엘라스틱모듈러스가큰, 팬-아웃반도체패키지에관한것이다.
Abstract translation: 本公开是具有通孔构件的第一连接，配置在该贯通孔的半导体芯片中的第一连接bujaeui，所述设置在所述有源面的相反侧具有非活性表面的第一连接件和所述有源侧的连接焊盘设置 和包括设置在所述密封构件上的钝化层，所述第二连接构件设置在所述第一连接构件和所述半导体芯片的活性的表面上，以密封至少在半导体芯片的非活动侧的一部分，和可回收的第二连接部 ，其特征在于，其中所述第一连接构件和第二连接构件，并且每个连接焊盘，并电的重新包括在布线层，所述第二连接件被连接，并且绝缘层布置在所述第二连接bujaeui重分布层，其中 并且钝化层的弹性模量大于第二连接构件的绝缘层。
-
Patent Agency Ranking
公开(公告)号：KR1020170142712A
公开(公告)日：2017-12-28
申请号：KR1020160076654
申请日：2016-06-20
Applicant: 삼성전기주식회사
IPC: H01L23/498 , H01L23/48 , H01L23/31 , H01L23/00 , H01L23/525
CPC classification number: H01L23/5389 , H01L23/3114 , H01L23/49816 , H01L23/5383 , H01L23/5384 , H01L23/5386 , H01L2224/04105 , H01L2224/12105 , H01L2224/18 , H01L2924/18162 , H01L2924/3511
Abstract: 본개시는관통홀을갖는프레임, 상기프레임의관통홀에배치되며접속패드를갖는반도체소자, 상기프레임및 상기반도체소자의적어도일부를봉합하는봉합재, 및상기프레임및 상기반도체소자의일측에배치되며상기관통홀의중심부에대응되는제1 영역및 상기관통홀의중심부에대응되는제1 영역을둘러싸는제2 영역을포함하는재배선층을포함하며, 상기재배선층의제1 영역에는상기접속패드와전기적으로연결되며서로다른층에배치되되배선패턴을통하여연결된제1 및제2 비아가배치되고, 상기재배선층의제2 영역에는상기접속패드와전기적으로연결되며서로다른층에배치되되배선패턴을통하여연결된제3 및제4 비아가배치되며, 상기제1 및제2 비아의중심축사이의거리는상기제3 및제4 비아의중심축사이의거리보다작은, 팬-아웃반도체패키지에관한것이다.
Abstract translation: 本公开被设置在密封部件上，和所述框架的一侧，并且设置在框架上的通孔的半导体元件，具有所述框架的通孔，以及至少密封半导体元件的一部分，该框架且具有连接焊盘的半导体元件 并且第一区域和包括再配线层，以围绕对应于所述通孔的中心的第一区域包括第二区域，所述第一区域是电和对应于所述通孔的中心的基板配线层的连接焊盘 耦合到并从设置在不同的层彼此doedoe，第二通路耦合并且经由配线图案布置，并且所述第一mitje具有基片布线层的第二区域电连接到连接焊盘通过在其它层doedoe彼此设置的布线图案连接 设置第三和第四通孔，并且第一和第二通孔的中心点之间的距离小于第三和第四通孔的中心点之间的距离。
-
公开(公告)号：KR1020170112905A
公开(公告)日：2017-10-12
申请号：KR1020160107695
申请日：2016-08-24
Applicant: 삼성전기주식회사
IPC: H01L23/31 , H01L23/498 , H01L23/00 , H01L23/522
CPC classification number: H01L2224/04105 , H01L2224/12105 , H01L2224/18 , H01L2924/18162 , H01L2924/3511
Abstract: 본개시는관통홀을갖는제1연결부재, 상기제1연결부재의관통홀에배치되며접속패드가배치된활성면및 상기활성면의반대측에배치된비활성면을갖는반도체칩, 상기제1연결부재및 상기반도체칩의비활성면의적어도일부를봉합하는봉합재, 상기제1연결부재및 상기반도체칩의활성면상에배치되며상기반도체칩의접속패드와전기적으로연결된재배선층을포함하는제2연결부재, 상기제2연결부재상에배치된패시베이션층, 및상기패시베이션층상에형성된외부접속패드및 상기외부접속패드와상기제2연결부재의재배선층을연결하는복수의비아를포함하는언더범프금속층을포함하며, 상기제1연결부재는상기반도체칩의접속패드와전기적으로연결된재배선층을포함하는팬-아웃반도체패키지에관한것이다.
Abstract translation: 本公开是具有通孔构件的第一连接，配置在该贯通孔的半导体芯片中的第一连接bujaeui，所述设置在所述有源面的相反侧具有非活性表面的第一连接件和所述有源侧的连接焊盘设置 以及第二连接构件，其包括第一连接构件和设置在所述半导体芯片的有效表面上并且电连接到所述半导体芯片的连接焊盘的再布线层， ，包括设置在可回收的连接部分的第二钝化层，和下凸块金属层包括多个连接所述第二连接bujaeui再分配层和外部连接焊盘和形成在钝化层上的外部连接焊盘的通孔， 并且第一连接构件包括电连接到半导体芯片的连接焊盘的重布线层。
-
公开(公告)号：KR1020170043427A
公开(公告)日：2017-04-21
申请号：KR1020160021767
申请日：2016-02-24
Applicant: 삼성전기주식회사
IPC: H01L23/525 , H01L23/535 , H01L23/00 , H01L23/48 , H01L23/522 , H01L23/498 , H01L23/31
CPC classification number: H01L21/568 , H01L2224/04105 , H01L2224/12105 , H01L2224/16227 , H01L2224/19 , H01L2224/73204 , H01L2224/73259 , H01L2924/18162
Abstract: 본개시는관통홀을가지는프레임, 상기관통홀 내에배치된전자부품, 및상기프레임및 상기전자부품의일측에배치된재배선층을포함하며, 상기재배선층은상기전자부품과전기적으로연결되는배선패턴을포함하며, 상기프레임의일측에는, 일면이노출되도록매립되며상기재배선층의배선패턴과전기적으로연결되는배선패턴이배치된, 전자부품패키지및 그제조방법에관한것이다.
Abstract translation: 本公开包括具有通孔的框架，设置在通孔中的电子部件以及设置在框架和电子部件的一侧上的重布线层， 并且，电连接到上基板布线层的布线图案的布线图案被布置在框架的一侧上以暴露，从而其一个表面被暴露，以及其制造方法。
-
公开(公告)号：KR101525740B1
公开(公告)日：2015-06-03
申请号：KR1020140093284
申请日：2014-07-23
Applicant: 삼성전기주식회사
Inventor： 김형준
Abstract: 본발명은적층세라믹커패시터에관한것으로, 본발명의일 실시형태에따른적층세라믹커패시터는세라믹소체; 상기세라믹소체의내부에형성되며, 상기세라믹소체의제1면, 제3면및 제4면으로노출되고, 상기제1면으로노출된영역중 일부가서로중첩되는인출부를가지는제1 및제2 내부전극; 상기세라믹소체의제1면에형성되며, 상기인출부와각각연결되는외부전극; 및상기세라믹소체의제1면, 상기제1면과연결된제3면및 제4면에형성되는절연층;을포함하고, 상기인출부는세라믹소체의제3면또는제4면과소정의간격을두고형성되며, 상기제1 및제2 내부전극은상기세라믹소체의실장면에대하여수직으로배치될수 있다.
-
公开(公告)号：KR101525645B1
公开(公告)日：2015-06-03
申请号：KR1020110088996
申请日：2011-09-02
Applicant: 삼성전기주식회사
Inventor： 김형준
Abstract: 본발명은적층세라믹커패시터에관한것으로, 본발명의일 실시형태에따른적층세라믹커패시터는세라믹소체; 상기세라믹소체의내부에형성되며, 상기세라믹소체의제1면으로노출되고, 상기제1면으로노출된영역중 일부가서로중첩되는인출부를가지는제1 및제2 내부전극; 상기세라믹소체의제1면에형성되며, 상기인출부와각각연결되는외부전극; 및상기세라믹소체의제1면, 상기제1면과연결된제3면및 제4면에형성되는절연층;을포함하고, 상기인출부는세라믹소체의제3면또는제4면과소정의간격을두고형성될수 있다.
-
-
-
-
-
-
-
-
-
Search Results
85
records
(took 0.033 seconds)
