-
公开(公告)号：KR100396889B1
公开(公告)日：2003-09-03
申请号：KR1020010011988
申请日：2001-03-08
Applicant: 삼성전자주식회사
IPC: H01L21/28
CPC classification number: H01L21/76829 , H01L21/32051
Abstract: A semiconductor device having a contact using a crack-protecting layer and a method of forming the same are provided. The crack-protecting layer formed of a dielectric material is formed on an interlayer dielectric layer. The crack-protecting layer relieves or absorbs residual stress generated on a conductive layer used in forming a contact plug. Thus, a contact can be formed without damage to the interlayer dielectric layer due to residual stress.
Abstract translation: 提供了具有使用防裂层的接触的半导体器件及其形成方法。 由介电材料形成的防裂层形成在层间介电层上。 裂纹保护层释放或吸收在用于形成接触插塞的导电层上产生的残余应力。 因此，可以形成接触而不会由于残余应力而损害层间电介质层。
-
公开(公告)号：KR1020030028053A
公开(公告)日：2003-04-08
申请号：KR1020010059964
申请日：2001-09-27
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: PURPOSE: A method for forming a contact of a semiconductor device is provided to prevent an increase of contact resistance due to a post thermal process by depositing a cobalt layer prior to a titanium nitride layer in order to form a cobalt silicide on a boundary portion. CONSTITUTION: An interlayer dielectric(11) is formed on a silicon substrate(10). A contact hole is formed by patterning the interlayer dielectric(11). The interlayer dielectric(11) is formed with a silicon oxide layer. A cobalt layer is formed on an entire surface of the silicon substrate(10). A cobalt silicide layer(25) is formed on a bottom of the contact hole. The remaining cobalt layer is removed. A contact plug(27) is formed by depositing and etching a titanium nitride layer on the interlayer dielectric(11). A wire(29) is formed by depositing and patterning a conductive layer thereon. The wire(29) is electrically connected with the contact plug(27).
Abstract translation: 目的：提供一种用于形成半导体器件的接触的方法，以防止在氮化钛层之前沉积钴层以在边界部分上形成钴硅化物后通过后热处理增加接触电阻。 构成：在硅衬底（10）上形成层间电介质（11）。 通过图案化层间电介质（11）形成接触孔。 层间电介质（11）形成有氧化硅层。 在硅衬底（10）的整个表面上形成钴层。 钴硅化物层（25）形成在接触孔的底部。 去除剩余的钴层。 通过在层间电介质（11）上沉积和蚀刻氮化钛层形成接触插塞（27）。 通过在其上沉积和图案化导电层来形成导线（29）。 线（29）与接触插塞（27）电连接。
-
公开(公告)号：KR100292409B1
公开(公告)日：2001-06-01
申请号：KR1019990018663
申请日：1999-05-24
Applicant: 삼성전자주식회사
IPC: H01L21/31
CPC classification number: H01L23/53295 , C04B35/5603 , C04B35/565 , H01L21/02137 , H01L21/0214 , H01L21/02282 , H01L21/02332 , H01L21/0234 , H01L21/02362 , H01L21/3122 , H01L21/76801 , H01L21/76826 , H01L21/76829 , H01L21/76835 , H01L23/5222 , H01L23/5226 , H01L23/5329 , H01L2924/0002 , Y10T428/24843 , Y10T428/24926 , Y10T428/263 , Y10T428/31663 , H01L2924/00
Abstract: Si-CH결합을함유하는절연층의접착특성을향상시킨다층구조의절연막및 그형성방법에관하여개시한다. 본발명에따른다층구조의절연막은도전패턴위에형성되고, 그내부에 Si-CH결합을함유하는저유전막으로이루어지는제1 절연층을포함한다. 상기제1 절연층의접착특성을향상시키기위하여, 상기제1 절연층을플라즈마처리하여상기제1 절연층표면에접착면을형성하거나, 상기제1 절연층표면에버퍼층을형성함으로써, 절연층들사이에다이폴-다이폴상호작용 (dipole-dipole interaction)이이루어질수 있도록한다.
-
公开(公告)号：KR1020010010171A
公开(公告)日：2001-02-05
申请号：KR1019990028908
申请日：1999-07-16
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: PURPOSE: A method for forming a dual damascene wiring is provided to make a dual damascene wiring having a fine line width, by forming a topology having a small step difference on a semiconductor substrate after filling inorganic SOG layer in a via contact hole. CONSTITUTION: A first insulation layer pattern for defining a via contact hole is formed on a semiconductor substrate. Inorganic SOG layer fills the via contact hole so as to expose an upper surface of the first insulation layer pattern. A second insulation layer pattern for defining a wiring area(42) is formed on the first insulation layer pattern. The inorganic SOG layer for filling the via contact hole is etched and removed. A conductive material fills the exposed via contact hole and the exposed wiring area, thereby making a dual damascene wiring.
Abstract translation: 目的：提供一种用于形成双镶嵌布线的方法，通过在通孔接触孔中填充无机SOG层之后，在半导体基板上形成具有小阶梯差的拓扑结构，形成具有细线宽度的双镶嵌布线。 构成：在半导体衬底上形成用于限定通孔接触孔的第一绝缘层图案。 无机SOG层填充通孔接触孔，以露出第一绝缘层图案的上表面。 用于限定布线区域（42）的第二绝缘层图案形成在第一绝缘层图案上。 蚀刻并除去用于填充通孔接触孔的无机SOG层。 导电材料通过接触孔和暴露的布线区填充暴露的通孔，从而形成双镶嵌布线。
-
公开(公告)号：KR1020000040530A
公开(公告)日：2000-07-05
申请号：KR1019980056190
申请日：1998-12-18
Applicant: 삼성전자주식회사
IPC: H01L21/31
Abstract: PURPOSE: A method of forming an interlayer insulating film is to form a void on an insulating film between conductive patterns, lowering a dielectric constant of the insulating film, to thereby decrease the capacitance of a parasitic capacitor. CONSTITUTION: A method of forming an interlayer insulating film comprises the steps of: forming a first conductive layer pattern(42) on a substrate(40); forming on the substrate an interlayer insulating film covering the first conductive layer pattern, such that a portion having a lower dielectric constant than that of a surrounding interlayer insulating film is formed on the interlayer insulating film between the first conductive layer pattern; planarizing a whole surface of the interlayer insulating film; forming on the planarized interlayer insulating film a via hole(54) exposing the first conductive layer film; and forming on the interlayer insulating film a second conductive layer pattern(58) connecting with the first conductive layer pattern.
Abstract translation: 目的：形成层间绝缘膜的方法是在导电图案之间的绝缘膜上形成空隙，降低绝缘膜的介电常数，从而降低寄生电容器的电容。 构成：形成层间绝缘膜的方法包括以下步骤：在衬底（40）上形成第一导电层图案（42）; 在所述基板上形成覆盖所述第一导电层图案的层间绝缘膜，使得在所述第一导电层图案之间的所述层间绝缘膜上形成介电常数低于周围层间绝缘膜的介电常数的部分; 平面化层间绝缘膜的整个表面; 在平坦化的层间绝缘膜上形成暴露第一导电层膜的通孔（54）; 以及在所述层间绝缘膜上形成与所述第一导电层图案连接的第二导电层图案（58）。
-
Patent Agency Ranking
公开(公告)号：KR1020000014279A
公开(公告)日：2000-03-06
申请号：KR1019980033625
申请日：1998-08-19
Applicant: 삼성전자주식회사
IPC: C30B25/00
CPC classification number: C01G35/006 , C23C16/18
Abstract: PURPOSE: Alkylimino-tris-alkylamidotantalum as an organometallic precursor is prepared which can prepare tantalum film. CONSTITUTION: Title compounds(formula I; R1 is C3- C7 alkyl group; R2 is hydrogen or methyl group; R3 is ethyl, methyl, isopropyl or t-butyl group) are prepared from compound II£Lin(R2)(R3); R2 is hydrogen or methyl group; R3 is ethyl, methyl, isopropyl or t-butyl group| and compound III£(LiNH(R1); R1 is C3- C7 alkyl group|. Thus, 1.2 mole of compound II and 0.3 mole of compound III are suspended in 500 ml of dry n-hexane, followed by cooling to -78°C. 1.2 Mole of TaCl5 is slowly added and heated for 5 hours to give the title compound.
Abstract translation: 目的：制备可制备钽膜的有机金属前体的烷基亚氨基 - 三 - 烷基氨基钽。 构成：由化合物II（R 2）（R 3）制备标题化合物（式I; R 1为C 3 -C 7烷基; R 2为氢或甲基; R 3为乙基，甲基，异丙基或叔丁基）。 R2是氢或甲基; R3是乙基，甲基，异丙基或叔丁基 和化合物III（LiNH（R1）; R1是C3-C7烷基|），因此将1.2摩尔化合物II和0.3摩尔化合物III悬浮在500毫升干燥的正己烷中，然后冷却至-78℃ 1.2.2缓慢加入TaCl 5的摩尔并加热5小时，得到标题化合物。
-
公开(公告)号：KR1019990081299A
公开(公告)日：1999-11-15
申请号：KR1019980015148
申请日：1998-04-28
Applicant: 삼성전자주식회사
IPC: H01L21/31
Abstract: 층간절연막 형성방법에 관해 개시되어 있다. 패턴간의 간격이 넓은 곳에 먼저 증착과 식각이 인-시츄로 동시에 진행되는 HDP-CVD막을 소정의 두께로 형성한 다음, 이 위에 저유전율의 SOG막을 도포한 후 베이크한다. 이 결과, 기생 정전용량이 낮을 뿐만 아니라 후속 공정에 대해 크랙 저항도 높은 SOG막을 얻을 수 있다.
-
-
公开(公告)号：KR1019990057679A
公开(公告)日：1999-07-15
申请号：KR1019970077745
申请日：1997-12-30
Applicant: 삼성전자주식회사
IPC: H01L21/31
Abstract: 반도체 소자의 층간절연막 형성방법 및 이 방법에 의한 반도체 소자의 층간절연막을 개시한다. 이 방법에 따르면, 하부 금속배선이 형성된 반도체 기판을 준비하고, 상기 반도체 기판 상에 저유전물질로 이루어지는 하부 절연막을 스핀 코팅 방식으로 형성하고, 상기 하부 절연막 상에 저유전물질로 이루어지는 상부 절연막을 고밀도 플라즈마 화학기상증착법으로 형성한다. 상부 절연막은 평탄화를 위하여 CMP 공정을 진행한다.
-
公开(公告)号：KR1019980068059A
公开(公告)日：1998-10-15
申请号：KR1019970004491
申请日：1997-02-14
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: 콘택 플러그 패턴 형성방법이 개시되어 있다. 이 방법은 메인 칩 영역 및 스크라이브 레인 영역으로 구성된 반도체기판에 콘택 플러그 패턴을 형성하는 방법에 있어서, 상기 메인 칩 영역 상에 하부배선을 형성하는 단계와, 상기 하부배선이 형성된 결과물 전면에 층간절연막을 형성하는 단계와, 상기 층간절연막을 패터닝함으로써, 상기 메인 칩 영역에 상기 하부배선의 소정영역을 노출시키는 콘택홀 및 상기 스크라이브 레인 영역에 상기 콘택홀의 폭보다 넓은 폭의 요부를 갖는 정렬관련된 키 패턴을 형성하는 단계와, 상기 결과물 전면에 상기 콘택홀을 채우는 데 필요한 최소한의 두께로 포토레지스트막을 형성하는 단계와, 상기 스크라이브 레인 영역의 포토레지스트막을 완전히 제거하면서 상기 콘택홀 내에 포토레지스트 패턴이 잔존하도록 상기 포토레지스트막을 전면식각하는 단계와, 상� �� 요부의 측벽에 스페이서를 형성하는 단계와, 상기 포토레지스트 패턴을 제거하는 단계와, 상기 콘택홀을 채우는 플러그 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
-
-
-
-
-
-
-
-
-
Search Results
154
records
(took 0.021 seconds)
