-
公开(公告)号：KR1020000065494A
公开(公告)日：2000-11-15
申请号：KR1019990011831
申请日：1999-04-06
Applicant: 삼성전자주식회사
IPC: H01L21/31
Abstract: PURPOSE: A method for planarizing an interlayer dielectric of a semiconductor device is to provide a dense layer and a superior surface profile at a low temperature at which a characteristic of a capacitor and/or a metal oxide semiconductor (MOS) transistor is prevented from being deteriorated. CONSTITUTION: A spin-on-glass(SOG) layer is applied on a semiconductor substrate. An electron beam is irradiated to the surface of the SOG layer. A thermal process is performed regarding the SOG layer to which the electron beam is irradiated at a temperature of 550-650°C.
Abstract translation: 目的：平面化半导体器件的层间电介质的方法是在电容器和/或金属氧化物半导体（MOS）晶体管的特性被阻止的低温下提供致密层和优异的表面轮廓 恶化。 构成：在半导体衬底上施加旋涂玻璃（SOG）层。 电子束照射到SOG层的表面。 在550-650℃的温度下对电子束照射的SOG层进行热处理。
-
公开(公告)号：KR1020000054889A
公开(公告)日：2000-09-05
申请号：KR1019990003227
申请日：1999-02-01
Applicant: 삼성전자주식회사
Abstract: PURPOSE: A semiconductor device with an air gap is to provide a stable structure when highly integrated, to avoid a RC delay problem, and to increase a signal transmitting speed. CONSTITUTION: A semiconductor device comprises an interlayer insulation layer(5) having a via hole(11) on a semiconductor substrate(1) on which a lower conductive layer(3) is formed, the via hole exposing the lower conductive layer, and an air gap(13) adjacent to the via hole; an anti-etching layer(7) formed on the interlayer insulation layer; a liner layer(9) formed on both sides of the via hole; a barrier metallic layer(15) formed on a bottom of the via hole, on the anti-etching layer, and on the liner layer; and an upper conductive layer formed on the barrier metallic layer as to bury the via hole, the interlayered layer being a SOG(spin on glass), and the liner layer being an oxidation layer.
Abstract translation: 目的：具有气隙的半导体器件是在高度集成时提供稳定的结构，以避免RC延迟问题，并增加信号传输速度。 构成：半导体器件包括在其上形成有下导电层（3）的半导体衬底（1）上具有通孔（11）的层间绝缘层（5），暴露下导电层的通孔和 邻近通孔的气隙（13）; 形成在所述层间绝缘层上的抗蚀刻层（7） 形成在所述通孔的两侧的衬垫层（9） 在所述通孔的底部，所述防蚀刻层上和所述衬垫层上形成的阻挡金属层（15） 以及在阻挡金属层上形成的用于埋置通孔的上导电层，所述层间层为SOG（玻璃上旋涂），所述衬垫层为氧化层。
-
公开(公告)号：KR100238252B1
公开(公告)日：2000-01-15
申请号：KR1019970040245
申请日：1997-08-22
Applicant: 삼성전자주식회사
IPC: H01L21/31
Abstract: 막질이 단단하면서 비어저항 열화를 방지하는 SOG층 큐어링 방법 및 이를 이용한 반도체 장치의 절연막 제조방법을 개시한다. 본 발명에 의하면, 반도체장치의 ILD층, IMD층, 또는 패시베이션층으로 사용되는 것으로서, 금속 배선 간의 절연작용과 평탄화작용을 하는 SOG의 큐어링 방법에 있어서, 큐어링할 SOG층이 구비된 기판을 진공챔버를 구비한 전자빔 조사장치 내의 타겟 평판 위에 장착하는 단계; 및 상기 SOG층을 소정시간 동안 상온 내지 500℃에서 전자빔으로 조사하여 큐어링하는 단계를 포함하여 구성된 것을 특징으로 하는 SOG층 큐어링 방법이 제공된다. 본 발명의 절연막 제조방법에 의하면, 반도체장치의 ILD층, IMD층, 또는 패시베이션층으로 사용되는 것으로서, 금속 배선 간의 절연작용과 평탄화작용을 하는 SOG층의 제조방법에 있어서, 소정의 패턴이 형성된 하지막 상에 SOG층을 코우팅하는 단계; 및 상기 SOG층을 소정시간동안 상온 내지 500℃에서 전자빔으로 조사하여 큐어링하는 단계를 포함하여 구성된 것을 특징으로 하는 SOG층 제조방법이 제공되어진다.
-
-
公开(公告)号：KR100165358B1
公开(公告)日：1999-02-01
申请号：KR1019950050689
申请日：1995-12-15
Applicant: 삼성전자주식회사
IPC: H01L21/302
Abstract: 본 발명은 반도체 기판상에 도전물질을 증착한 다음 패터닝하여 도전층 패턴을 형성하는 단계; 도전층 패턴이 형성된 상기 결과물상에 하이드로겐 실세스퀴옥산을 도포하여 제1절연막을 형성하는 단계; 상기 제1절연막을 열처리하여 도전층 패턴 폭이 넓은 영역과 좁은 영역의 식각률을 차별화시키는 단계; 상기 열처리된 제1절연막을 에치백하는 단계; 제1절연막이 에치백된 상기 결과물상에 제2절연막을 형성하는 단계; 상기 제2절연막을 평탄화시키는 단계를 포함하는 것을 특징으로 하는 반도체소자의 층간절연층 평탄화방법을 제공한다. 본 발명에 따르면, 열처리에 따라 상이한 식각율 특성을 갖는 하이드로겐 실세스퀴옥산을 이용함으로써, 층간절연층의 디싱현상을 억제할 수 있다.
-
Patent Agency Ranking
公开(公告)号：KR1019990004122A
公开(公告)日：1999-01-15
申请号：KR1019970028136
申请日：1997-06-27
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: 반도체 장치의 콘택홀(contact hole) 형성 방법을 개시한다. 본 발명은, 반도체 기판 상에 유동성 산화막, 특히 수소 실세스퀴옥산(Hydrogen Silsesquioxane)막을 형성한다. 이후에, 산화 이질소(N
2 O) 가스, 암모니아(NH
3 ) 가스, 산소(O
2 ) 가스 및 그 혼합 가스와 같은 가스를 플라즈마 소오스(plasma source)로 이용하여 유동성 산화막을 플라즈마 처리(plasma treatment)한다. 다음에 플라즈마 처리된 유동성 산화막 상에 플라즈마 강화 TEOS(Plasma Enhance Tetra-Ethyl-Ortho-Silicate)막 또는 플라즈마 강화 SiH
4 (Plasma enhance Silane)막을 이용하여 흡습 방지막을 형성한다. 다음에, 흡습 방지막 및 수소 실세스퀴옥산막을 순차적으로 패터닝하여 콘택홀을 가지는 흡습 방지막 패턴 및 수소 실세스퀴옥산 패턴을 형성한다.-
公开(公告)号：KR1019980068059A
公开(公告)日：1998-10-15
申请号：KR1019970004491
申请日：1997-02-14
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: 콘택 플러그 패턴 형성방법이 개시되어 있다. 이 방법은 메인 칩 영역 및 스크라이브 레인 영역으로 구성된 반도체기판에 콘택 플러그 패턴을 형성하는 방법에 있어서, 상기 메인 칩 영역 상에 하부배선을 형성하는 단계와, 상기 하부배선이 형성된 결과물 전면에 층간절연막을 형성하는 단계와, 상기 층간절연막을 패터닝함으로써, 상기 메인 칩 영역에 상기 하부배선의 소정영역을 노출시키는 콘택홀 및 상기 스크라이브 레인 영역에 상기 콘택홀의 폭보다 넓은 폭의 요부를 갖는 정렬관련된 키 패턴을 형성하는 단계와, 상기 결과물 전면에 상기 콘택홀을 채우는 데 필요한 최소한의 두께로 포토레지스트막을 형성하는 단계와, 상기 스크라이브 레인 영역의 포토레지스트막을 완전히 제거하면서 상기 콘택홀 내에 포토레지스트 패턴이 잔존하도록 상기 포토레지스트막을 전면식각하는 단계와, 상� �� 요부의 측벽에 스페이서를 형성하는 단계와, 상기 포토레지스트 패턴을 제거하는 단계와, 상기 콘택홀을 채우는 플러그 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
-
公开(公告)号：KR1019980036059A
公开(公告)日：1998-08-05
申请号：KR1019960054533
申请日：1996-11-15
Applicant: 삼성전자주식회사
IPC: H01L21/302
Abstract: 보이드 생성을 억제하고 금속 라인 부식을 예방할 수 있도록 저유전 평탄화 절연막을 형성한 반도체 소자의 제조 방법을 개시한다.
반도체 기판 상에 도전 물질을 증착한 후 패터닝하여 제1 금속 라인 패턴을 형성하는 단계; 상기 공정 결과 형성된 구조를 따라 제 1 절연막을 형성하는 단계; 상기 제 1 절연막이 형성된 반도체 기판 전면에 블랭킷(blanket) 금속막과 제 2 절연막을 형성하는 단계; 상기 블랭킷 금속막과 제 2 절연막을 패터닝하는 단계; 이어서 반도체 기판 전면에 저 유전율을 갖는 SOG 물질을 코팅하여 제 3 절연막을 형성하는 단계; 상기 코팅된 SOG 막을 이온 빔 처리를 하여 두께를 응축시키는 단계; 상기 이온 빔 처리된 SOG 막을 상기 제 2 절연막이 드러날 때까지 에치 백하는 단계; 그 위에 제 4 절연막을 형성하는 단계; 및 상기 제4 절연막 위에 도전 물질을 증착한 후 패터닝하여 제2 금속 라인 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법을 제공한다.
따라서, 본 발명에 의한 반도체 소자의 제조 방법은 저유전율을 가진 평탄화 절연막을 이온 빔 처리함으로써 보이드 생성을 억제하고 금속 라인 부식을 예방할 수 있도록 저유전 평탄화 절연막을 형성할 수 있다는 잇점이 있다.-
公开(公告)号：KR1019980021113A
公开(公告)日：1998-06-25
申请号：KR1019960039855
申请日：1996-09-13
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: SOG층으로 된 층간절연막 위에 흡습방지층을 형성하였을 때 콘택홀 프로파일을 개선시킬 수 있는 방법을 개시한다.
상기 과제를 달성하기 위하여, 본 발명은 SOG층을 형성하고 큐어링하는 단계, 두께를 얇게 조절하여 흡습방지층을 형성하고 어닐링하는 단계, 상기 흡습방지층의 상부에 포토레지스트를 도포하여 패턴을 형성하는 단계, 습식식각과 이에 연속하는 건식식각으로 콘택홀을 형성하는 단계, 상기 포토레지스트를 제거한 후 ECR 식각을 수행하여 콘택홀의 프로파일을 개선시키는 단계를 포함하여 구성된 SOG 를 이용한 반도체장치에서의 콘택홀 제조방법을 제공한다. 본 발명의 일실시예에서는 상기 습식식각없이 건식식각만으로 콘택홀을 형성하는 방법을 제공한다.-
公开(公告)号：KR1019980015765A
公开(公告)日：1998-05-25
申请号：KR1019960035203
申请日：1996-08-23
Applicant: 삼성전자주식회사
IPC: H01L21/76
Abstract: 반도체 장치의 층간 절연막 형성 방법이 개시되었다. 본 발명은, 반도체 기판 상부에 형성된 하부 구조물의 소정 영역상에 도전층 패턴을 형성하는 단계; 상기 도전층 패턴이 형성된 기판 전면에 유전 물질층을 형성하는 단계; 및 상기 유전 물질층이 형성된 기판 전면에 흡습 방지층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법을 제공한다. 본 발명에 의하면, 흡습 방지층에 의하여 유전 물질층으로 수분이 흡습되는 것이 방지되기 때문에 유전 물질층의 유전율이 증가하는 것을 방지할 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
55
records
(took 0.037 seconds)
