公开(公告)号：KR100706244B1

公开(公告)日：2007-04-11

申请号：KR1020050029068

申请日：2005-04-07

Applicant: 삼성전자주식회사

Inventor： 이혜란 ,  신유균 ,  강상범 ,  조학주 ,  박성건 ,  전택수

IPC: H01L29/78

CPC classification number: H01L21/823842 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/823807 ,  H01L21/823828 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/518 ,  H01L29/78

Abstract: 본 발명은 엔형 트랜지스터 및 피형 트랜지스터를 포함하는 반도체 장치에 관련된 것으로서, 집적회로의 소형화에 따른 적절한 게이트 구조를 개시한다. 본 발명에 따르면, 주변회로 영역의 피형 트랜지스터는 게이트 절연막과 접하는 금속층을 포함하고 셀 영역 및 주변회로 영역의 엔형 트랜지스터는 게이트 절연막과 접하는 폴리실리콘층을 포함한다.
씨모스, 일함수, 문턱전압, 금속 게이트, 폴리실리콘

Abstract translation: 本发明涉及一种包括圆形晶体管和待成形晶体管的半导体器件，并且公开了用于集成电路小型化的适当的栅极结构。 根据本发明，要在外围电路区域中处理的晶体管包括与栅极绝缘膜接触的金属层，并且单元区域和外围电路区域中的晶体管包括与栅极绝缘膜接触的多晶硅层。

公开(公告)号：KR100585109B1

公开(公告)日：2006-06-01

申请号：KR1020030081741

申请日：2003-11-18

Applicant: 삼성전자주식회사

Inventor： 박성건 ,  최길현 ,  강상범 ,  이유경

IPC: H01L21/336

Abstract: 본 발명은 반도체 소자의 금속 게이트 및 그 제조방법에 관한 것이다. 본 발명에 의한 금속 게이트 및 그 제조방법은 먼저 반도체 기판 상에 게이트 산화막을 증착한 후 게이트 산화막에 금속 게이트 전극을 증착한 다음 또는 증착과 동시에 금속 게이트 전극 상에 질소를 포함하는 가스를 이용하여 플라즈마 처리를 한다.
본 발명에 의한 금속 게이트는 플라즈마 손상이 없이 게이트 산화막을 질화시키고 동시에 N/Ta 비율을 증가시킨 TaN 전극을 제공할 수 있다.
금속 게이트, 플라즈마, 질소, TaN

公开(公告)号：KR1020040102754A

公开(公告)日：2004-12-08

申请号：KR1020030034352

申请日：2003-05-29

Applicant: 삼성전자주식회사

Inventor： 강상범 ,  김병희 ,  최경인 ,  최길현 ,  이유경 ,  박성건

IPC: H01L21/20

Abstract: PURPOSE: An ALD(Atomic Layer Deposition) method and a method for forming a thin film using the same are provided to increase growing speed and to obtain fine step coverage. CONSTITUTION: A reaction material is induced on a substrate, wherein the reaction material represents Ta(NR1)(NR2R3)3(where, R1, R2 and R3 are the same or difference in H or C1-C6 alkyl group). The partial reaction material is chemically adsorbed on a substrate. A non-adsorbed reaction material is purged from the substrate. Solid material using an atomic layer deposition is formed by inducing a reaction gas on the substrate and removing a ligand-coupling atom containing the chemically adsorbed reaction material.

Abstract translation: 目的：提供ALD（原子层沉积）方法和使用其形成薄膜的方法以增加生长速度并获得精细的台阶覆盖。 构成：在衬底上诱导反应材料，其中反应材料代表Ta（NR1）（NR2R3）3（其中R1，R2和R3相同或H或C1-C6烷基的不同点）。 部分反应材料被化学吸附在基材上。 从基材中清除未吸附的反应物质。 使用原子层沉积的固体材料通过在衬底上诱导反应气体并除去含有化学吸附反应材料的配体偶合原子来形成。

公开(公告)号：KR100459717B1

公开(公告)日：2004-12-03

申请号：KR1020020050072

申请日：2002-08-23

Applicant: 삼성전자주식회사

Inventor： 박희숙 ,  최길현 ,  강상범 ,  박성건 ,  문광진

IPC: H01L21/28

CPC classification number: H01L21/76843 ,  H01L21/28518 ,  H01L21/2855 ,  H01L21/28556 ,  H01L21/76846 ,  H01L21/76855 ,  H01L21/76858

Abstract: 반도체 소자의 금속 콘택 형성 방법을 제공한다. 본 발명은 실리콘 기판 상에 콘택홀을 갖는 절연막을 형성한 후 상기 콘택홀의 바닥 및 내벽 상에 코발트막, 티타늄막, 또는 티타늄막과 코발트막의 이중막을 포함하는 오믹층을 형성한다. 상기 오믹층 상에 티타늄 질화막으로 확산 방지막을 형성함과 동시에 상기 콘택홀의 바닥에 코발트 실리사이드, 티타늄 실리사이드, 또는 티타늄 실리사이드와 코발트 실리사이드의 복합 실리사이드를 형성한다. 상기 확산 방지막 상에 상기 콘택홀을 매립하는 플러그를 형성하여 완성한다. 본 발명은 간단한 공정으로 코발트막을 오믹층으로 적용할 수 있고, 오믹층으로 티타늄막을 더 포함하여 코발트막의 형성 두께를 얇게 할 수 있다.

Abstract translation: 通过在硅衬底上形成其中具有接触孔的绝缘层来形成半导体器件中的金属接触。 钴层形成在接触孔的底部和内壁上。 硅化钴层形成在接触孔的底部，同时在钴层上形成钛层。 在钛层上形成塞子以填充接触孔。

公开(公告)号：KR1020060120952A

公开(公告)日：2006-11-28

申请号：KR1020050043210

申请日：2005-05-23

Applicant: 삼성전자주식회사

Inventor： 조학주 ,  강상범 ,  박성건 ,  전택수 ,  이혜란 ,  신유균

IPC: H01L21/318 ,  H01L21/336

CPC classification number: H01L21/0254 ,  H01L21/02115 ,  H01L21/02183 ,  H01L21/324 ,  H01L21/8238 ,  H01L29/42312

Abstract: A method for forming a TaCN layer and a method for manufacturing a semiconductor device using the same are provided to form a gate having a low equivalent oxide thickness by using a high dielectric layer as a gate insulating layer of a MOS transistor. A source gas inflow process is performed to introduce a source gas into a substrate(100). The source gas includes a bonding structure of tantalum, nitrogen, and carbon, and a ligand compound ligand-coupled with the bonding structure. A TaCN layer forming process is carried out to form a TaCN layer on the substrate by decomposing thermally the source gas. The source gas is formed with a tantalum amine derivative which is expressed by Ta(NR1)(NR2R3)3.

Abstract translation: 提供了形成TaCN层的方法和使用其制造半导体器件的方法，以通过使用高介电层作为MOS晶体管的栅极绝缘层来形成具有低当量氧化物厚度的栅极。 进行源气体流入处理以将源气体引入到基板（100）中。 源气体包括钽，氮和碳的键合结构，以及与键合结构耦合的配体化合物配体。 通过对源气体进行热分解，进行TaCN层形成工序以在基板上形成TaCN层。 源气体由Ta（NR1）（NR2R3）3表示的钽胺衍生物形成。

公开(公告)号：KR100634256B1

公开(公告)日：2006-10-13

申请号：KR1020050043696

申请日：2005-05-24

Applicant: 삼성전자주식회사

Inventor： 조학주 ,  강상범 ,  박성건 ,  전택수 ,  이혜란 ,  신유균

IPC: H01L21/336

Abstract: A method for fabricating a tantalum carbon nitride layer and a method for manufacturing a semiconductor device using the same are provided to form a gate having an equivalent oxide thickness by using a high-k dielectric as a gate dielectric. An isolation layer(110) having an active region is arranged on a predetermined region of a semiconductor substrate(100). A channel doping region is formed under the substrate surface corresponding to the active region. A high-k dielectric(120) is disposed on the semiconductor substrate and has a higher dielectric constant than a conventional silicon oxide. A gate electrode structure(190) is arranged on the high-k dielectric. A gate spacer(160) is arranged on a sidewall of the gate electrode structure. The gate electrode structure is a layered structure of a tantalum carbon nitride layer pattern(135) and a conductive pattern(145).

Abstract translation: 提供一种用于制造钽碳氮化物层的方法和使用该方法制造半导体器件的方法，以通过使用高k电介质作为栅极电介质来形成具有等效氧化物厚度的栅极。 具有有源区的隔离层（110）被布置在半导体衬底（100）的预定区域上。 沟道掺杂区形成在对应于有源区的衬底表面下方。 高k电介质（120）设置在半导体衬底上并且具有比常规氧化硅更高的介电常数。 栅电极结构（190）布置在高k电介质上。 栅极间隔物（160）布置在栅极电极结构的侧壁上。 栅电极结构是钽氮化碳层图案（135）和导电图案（145）的分层结构。

公开(公告)号：KR1020060081086A

公开(公告)日：2006-07-12

申请号：KR1020050001494

申请日：2005-01-07

Applicant: 삼성전자주식회사

Inventor： 진범준 ,  박홍배 ,  박성건 ,  신유균 ,  강상범

IPC: H01L29/78

CPC classification number: H01L29/792 ,  H01L21/823425 ,  H01L21/823437 ,  H01L27/11568 ,  H01L21/02332 ,  H01L21/28185

Abstract: 게이트 구조물 상에 형성된 복합 장벽막을 갖는 반도체 장치를 제조하는 방법에서, 상기 복합 장벽막은 실리콘 산화막을 상기 게이트 구조물 상에 형성하고, 상기 실리콘 산화막의 표면 부위를 질화 처리하여 상기 실리콘 산화막의 표면 부위를 실리콘 산질화막으로 형성함으로써 완성될 수 있다. 상기 복합 장벽막은 후속하여 수행되는 산소 분위기에서의 열처리 공정에서 산화제가 상기 반도체 기판과 상기 게이트 구조물의 게이트 절연막 및 상기 게이트 구조물의 게이트 전극 사이의 계면들로 확산되는 것을 억제한다. 따라서, 상기 계면들에서 추가적인 계면 산화막들이 형성되는 것을 억제할 수 있다.

公开(公告)号：KR100538094B1

公开(公告)日：2005-12-21

申请号：KR1020030033905

申请日：2003-05-28

Applicant: 삼성전자주식회사

Inventor： 최경인 ,  강상범 ,  박성건 ,  이유경 ,  최길현 ,  이종명 ,  이상우

IPC: H01L21/28

Abstract: 품질이 향상되고 결함이 방지되는 배선 구조를 포함하는 반도체 장치의 배선 형성 방법이 개시되어 있다. 기판상에 형성된 층간 절연층상에 반응 물질로서 화학식 Ta(NR
1 )(NR
2 R
3 )
3 (여기서 R
1 , R
2 및 R
3 는 H 또는 C
1 -C
6 알킬기로서 서로 동일하거나 상이하다)로 표시되는 탄탈륨 아민 유도체를 도입하도록 한다. 반응 물질의 일부를 기판 상에 화학적으로 흡착시키고 반응 물질 중에서 화학적으로 흡착하지 않는 물질을 기판으로부터 제거시키도록 한다. 기판상에 반응 가스를 도입하여 상기 화학적으로 흡착된 반응 물질에 포함되는 리간드 결합을 갖는 원소들을 상기 반응 물질로부터 제거시켜 TaN을 함유하는 고체 물질을 형성하도록 한다. 이러한 ALD 공정을 적어도 한번 반복하여 고체 물질을 배선으로 형성하도록 한다. 증착 속도가 향상되고, 스텝 커버리지와 갭필 능력이 향상된 배선을 형성할 수 있다.

公开(公告)号：KR1020040102452A

公开(公告)日：2004-12-08

申请号：KR1020030033905

申请日：2003-05-28

Applicant: 삼성전자주식회사

Inventor： 최경인 ,  강상범 ,  박성건 ,  이유경 ,  최길현 ,  이종명 ,  이상우

IPC: H01L21/28

Abstract: PURPOSE: A method of forming a metal line of a semiconductor device, and a method and an apparatus for forming a metal film of the semiconductor device are provided to improve the depositing-speed, step coverage, and gap-fill ability of a metal line by performing repeatedly ALD(Atomic Layer Deposition) processes using a tantalum amin derivatives. CONSTITUTION: An interlayer dielectric(23a) is formed on a substrate(20). A tantalum amin derivatives represented as a chemical formula of Ta(NR1)(NR2R3)3 is introduced to the insulating layer as a reaction material. The reaction material is partially adsorbed on the substrate and the residues of the reaction material are removed therefrom. A solid material containing TaN is formed by removing elements with ligand bonding from the reaction material by introducing reaction gas to the substrate. A metal line(27) is formed by performing repeatedly the solid material forming processes.

Abstract translation: 目的：提供一种形成半导体器件的金属线的方法，以及用于形成半导体器件的金属膜的方法和装置，以提高金属线的沉积速度，台阶覆盖率和间隙填充能力 通过使用钽氨基衍生物反复进行ALD（原子层沉积）处理。 构成：在基板（20）上形成层间电介质（23a）。 以化学式Ta（NR1）（NR2R3）3表示的钽氨基衍生物作为反应材料引入绝缘层。 反应材料部分地吸附在基材上，并从中除去反应材料的残余物。 含有TaN的固体材料通过将反应气体引入到基底中，从反应材料中除去具有配体键合的元素而形成。 通过重复执行固体材料形成工艺来形成金属线（27）。

公开(公告)号：KR100434487B1

公开(公告)日：2004-06-05

申请号：KR1020010002638

申请日：2001-01-17

Applicant: 삼성전자주식회사

Inventor： 강상범 ,  이창원 ,  최길현 ,  박성건

IPC: H01L21/00

CPC classification number: C23C16/45565 ,  C23C16/455 ,  C23C16/45572 ,  C23C16/4583 ,  H01L21/67017 ,  H01L21/67109

Abstract: A deposition apparatus and shower head are provided. The shower head preferably includes a plurality of plates having gas paths formed therein. A cooling system is arranged in a lower plate of the shower head and includes a plurality of independent inner cooling lines configured to connect coolant inlets to coolant outlets. A separating device is also disclosed herein. The separating device preferably separates a heater stage from a chamber body to thereby separate a processing chamber of the deposition apparatus from a dead volume located beneath the heater stage. Various other improvements are also provided to improve the efficiency of a deposition process, and, in particular, an ALD process.

Abstract translation: 沉积设备和淋浴喷头被提供。 淋浴喷头优选包括多个其中形成有气路的板。 冷却系统布置在淋浴头的下板中并且包括多个独立的内部冷却管线，其被配置为将冷却剂入口连接到冷却剂出口。 本文还公开了分离装置。 分离装置优选地将加热器台与腔室主体分离，从而将沉积设备的处理腔室与位于加热器台下方的死区分离。 还提供各种其他改进以提高沉积工艺的效率，并且特别是ALD工艺。