-
公开(公告)号：KR1020100093353A
公开(公告)日：2010-08-25
申请号：KR1020090012501
申请日：2009-02-16
Applicant: 삼성전자주식회사
IPC: H01L21/336 , H01L27/108
CPC classification number: H01L28/60 , H01L21/02178 , H01L21/02189 , H01L21/022 , H01L21/02274 , H01L21/0228 , H01L21/3142 , H01L21/31604 , H01L21/31641 , H01L27/10852 , H01L28/40
Abstract: PURPOSE: A semiconductor device is provided to prevent the deterioration of a capacitor due to the oxidation of a lower electrode by forming a multiple dielectric layer comprised of a laminate structure of first to third dielectric layers. CONSTITUTION: A lower electrode(210) is formed on a substrate(100). A first dielectric layer(221) is formed on the lower electrode. A second dielectric layer(225) is formed on the first dielectric layer. A third dielectric layer(230) is formed on the second dielectric layer. An upper electrode(250) is formed on the third dielectric layer.
Abstract translation: 目的：提供一种半导体器件，用于通过形成由第一至第三电介质层的叠层结构构成的多个电介质层，防止由于下部电极的氧化引起的电容器的劣化。 构成：在基板（100）上形成下电极（210）。 第一电介质层（221）形成在下电极上。 第二电介质层（225）形成在第一电介质层上。 在第二电介质层上形成第三电介质层（230）。 在第三电介质层上形成上电极（250）。
-
公开(公告)号：KR100809336B1
公开(公告)日：2008-03-05
申请号：KR1020060097302
申请日：2006-10-02
Applicant: 삼성전자주식회사
IPC: H01L27/108 , H01L27/04
CPC classification number: H01L28/90 , H01L27/10817 , H01L27/10852
Abstract: A method for manufacturing a memory device is provided to increase electric capacity of an MIM(Metal-Insulator-Metal) capacitor by improving dielectric characteristic of a zirconium oxide layer. A lower metal electrode(134) is formed on a semiconductor substrate. Dielectrics(136) made of two or more layers are formed on the lower metal electrode. The dielectric includes a zirconium oxide layer. An upper metal electrode(138) is formed on the dielectric. The upper metal electrode, the dielectric, and the lower metal electrode are patterned to form an MIM(Metal Insulator-Metal) capacitor(140). An interlayer dielectric(118) is formed to cover the MIM capacitor. A contact(150) is formed in the interlayer dielectric. A thermal treatment process is performed on the resultant structure in about 420 to 500 ‹C. When the dielectric is formed, a first dielectric made of a zirconium oxide layer is formed. A second dielectric made of an AL2O3 layer, an HfO2 layer, a TiO2 layer, an La2O3 layer, and a Ta2O3 layer, or a combination thereof is formed on the first dielectric. A third dielectric made of a zirconium oxide layer is formed on the second dielectric.
Abstract translation: 提供一种用于制造存储器件的方法，以通过改善氧化锆层的介电特性来增加MIM（金属 - 绝缘体 - 金属）电容器的电容。 在半导体衬底上形成下部金属电极（134）。 在下金属电极上形成由两层以上构成的电介质（136）。 电介质包括氧化锆层。 在电介质上形成上金属电极（138）。 上金属电极，电介质和下金属电极被图案化以形成MIM（金属绝缘体 - 金属）电容器（140）。 形成层间电介质（118）以覆盖MIM电容器。 在层间电介质中形成接触（150）。 对所得结构进行约420〜500℃的热处理工艺。 当形成电介质时，形成由氧化锆层构成的第一电介质。 在第一电介质上形成由Al 2 O 3层，HfO 2层，TiO 2层，La 2 O 3层和Ta 2 O 3层构成的第2电介质或其组合。 在第二电介质上形成由氧化锆层构成的第三电介质。
-
公开(公告)号：KR100799735B1
公开(公告)日：2008-02-01
申请号：KR1020060064250
申请日：2006-07-10
Applicant: 삼성전자주식회사 , 한국에이에스엠지니텍 주식회사
CPC classification number: C01G25/02 , C01G23/047 , C01G27/02 , C01G35/00 , C01P2006/40
Abstract: 기판 상에 금속 산화물을 형성하기 위한 방법과 장치에서, 금속 전구체 가스는 상기 기판 상에 금속 전구체 막을 형성하기 위하여 상기 기판의 표면을 따라 흐르도록 공급된다. 오존을 포함하는 산화 가스는 상기 금속 전구체 막을 산화시키기 위하여 상기 금속 전구체 막의 표면을 따라 흐르도록 공급된다. 상기 금속 전구체 막과 상기 산화 가스 사이의 반응을 촉진시키기 위하여 상기 금속 전구체 막의 표면을 따라 흐르는 산화 가스에는 RF 파워가 인가된다. 상기와 같이 RF 파워의 인가에 의해 상기 금속 전구체 막의 산화 반응이 촉진되므로, 상기 기판 상에는 개선된 전기적 특성과 균일도를 갖는 금속 산화물이 형성될 수 있다.
-
-
公开(公告)号：KR100642635B1
公开(公告)日：2006-11-10
申请号：KR1020040052414
申请日：2004-07-06
Applicant: 삼성전자주식회사
IPC: H01L27/04
CPC classification number: H01L28/65 , H01L21/31641 , H01L21/31645 , H01L21/31691 , H01L27/0805 , H01L28/56
Abstract: 하이브리드 유전체막을 갖는 반도체 집적회로 소자들 및 그 제조방법들이 제공된다. 상기 하이브리드 유전체막은 차례로 적층된 하부 유전체막, 중간 유전체막 및 상부 유전체막을 구비한다(includes). 상기 하부 유전체막은 하프니움(Hf) 또는 지르코니움(Zr)을 함유한다. 상기 상부 유전체막 또한 하프니움(Hf) 또는 지르코니움(Zr)을 함유한다. 상기 중간 유전체막은 상기 하부 유전체막보다 더 낮은 전압 의존 정전용량 변화량(voltage dependent capacitance variation)을 보이는 물질막이다.
-
Patent Agency Ranking
公开(公告)号：KR100607178B1
公开(公告)日：2006-08-01
申请号：KR1020040002761
申请日：2004-01-14
Applicant: 삼성전자주식회사
IPC: H01L27/108
CPC classification number: H01L21/02172 , H01G4/10 , H01G4/20 , H01L21/022 , H01L21/02271 , H01L21/02274 , H01L21/0228 , H01L21/3141 , H01L21/31645 , H01L27/0805 , H01L28/56 , H01L28/65
Abstract: 상부전극과 하부전극 사이에 불균일하게 분포된 결정영역을 갖는 유전막을 구비하는 캐패시터 및 그 제조 방법을 제공한다. 상기 유전막은 하부영역, 상기 하부영역 보다 상대적으로 결정영역이 적은 중간영역 및 상기 중간영역보다 결정영역이 많은 상부영역을 포함한다.
캐패시터, 결정영역, 누설전류, 브레이크다운 전압-
公开(公告)号：KR1020060084988A
公开(公告)日：2006-07-26
申请号：KR1020050005853
申请日：2005-01-21
Applicant: 삼성전자주식회사
IPC: H01L21/8242 , H01L21/324
Abstract: 커패시터의 상부 전극을 형성한 후 커패시터의 누설 전류 특성 및 유전 특성을 향상시키기 위한 열처리시 RuO
2 의 이상 성장을 억제하기 위하여 산소 분위기 하에서의 열처리 전에 진공 분위기 또는 불활성 가스 분위기 하에서 열처리하는 반도체 소자의 커패시터 제조 방법에 관하여 개시한다. 본 발명에서는 커패시터 상부 전극을 형성한 후, 먼저 가스가 공급되지 않는 진공 분위기 또는 불활성 가스 만으로 이루어지는 분위기 하에서 상기 상부 전극이 노출된 결과물을 제1 열처리한다. 그 후, 산소를 포함하는 분위기 하에서 상기 제1 열처리된 결과물을 제2 열처리한다.
커패시터, Ru, 상부 전극, 2 단계 열처리, 누설 전류-
公开(公告)号：KR1020060032923A
公开(公告)日：2006-04-18
申请号：KR1020040081940
申请日：2004-10-13
Applicant: 삼성전자주식회사
CPC classification number: C23C16/45529 , C23C16/405 , C23C16/45542
Abstract: 원자층증착법을 이용한 박막 형성방법들을 제공한다. 이 방법들은 원자층증착 장치의 반응기 내에 기판을 로딩하고, 상기 반응기에 제 1 원자를 함유하는 제 1 원료 가스를 주입하여 상기 기판 상에 상기 제 1 원자를 함유하는 화학흡착층을 형성하는 것을 구비한다. 상기 반응기에 제 1 플라즈마 전원을 인가하고 제 1 반응 가스를 주입하여 상기 제 1 원자를 함유하는 화학흡착층과 반응시키어 제 1 박막을 형성한다. 상기 반응기에 제 2 원자를 함유하는 제 2 원료 가스를 주입하여 상기 제 1 박막을 갖는 기판 상에 상기 제 2 원자를 함유하는 화학흡착층을 형성한다. 상기 반응기에 상기 제 1 플라즈마 전원 보다 높은 제 2 플라즈마 전원을 인가하고 제 2 반응 가스를 주입하여 상기 제 2 원자를 함유하는 화학흡착층과 반응시키어 제 2 박막을 형성한다. 상기 제 1 플라즈마 전원은 0W 보다 같거나 크고 500W 보다 작은 범위에서 선택된 값일 수 있으며, 상기 제 2 플라즈마 전원은 상기 제 1 플라즈마 전원 보다 크고 2000W 보다 작은 범위에서 선택된 값일 수 있다. 상기 제 2 박막의 두께는 상기 제 1 박막의 두께 보다 같거나 두껍게 형성할 수 있다.
-
公开(公告)号：KR100548999B1
公开(公告)日：2006-02-02
申请号：KR1020030075670
申请日：2003-10-28
Applicant: 삼성전자주식회사
IPC: H01L27/10
CPC classification number: H01L28/91 , H01L21/76807 , H01L21/76838 , H01L27/0805
Abstract: 수직으로 연장된 배선간 엠아이엠 커패시터를 갖는 로직소자 및 그것을 제조하는 방법이 개시된다. 상기 로직소자는 반도체 기판을 포함한다. 상기 반도체 기판 상부에 하부배선이 위치하고, 상기 하부배선 상부에 상부배선이 위치한다. 상기 하부배선과 상기 상부배선 사이에 U자형(U-shaped) 하부 금속플레이트가 개재된다. 상기 U자형 하부 금속플레이트는 상기 하부배선에 직접 접한다. 커패시터 유전막이 상기 하부 금속플레이트의 내면(inner surface)을 덮는다. 또한, 상기 커패시터 유전막은 상기 하부 금속플레이트의 가장자리(brim)와 상기 상부배선 사이에 개재된 연장부를 갖는다. 한편, 상부 금속플레이트가 상기 커패시터 유전막의 내면을 덮는다. 상기 상부 금속플레이트는 상기 상부배선에 직접 접하고, 상기 커패시터 유전막에 의해 한정된다. 상기 하부배선과 동일레벨에 위치하는 또 다른 하부배선이 제공된다. 상기 상부배선과 동일레벨에 위치하는 또 다른 상부배선이 제공된다. 상기 또 다른 하부배선과 상기 또 다른 상부배선을 전기적으로 접속시키는 비아플러그가 개재된다.
로직소자, 엠아이엠(metal-insulator-metal; MIM) 커패시터, 금속플레이트(metal plate), 커패시터 유전막(capacitor dielectic layer)-
公开(公告)号：KR1020060007325A
公开(公告)日：2006-01-24
申请号：KR1020040056126
申请日：2004-07-19
Applicant: 삼성전자주식회사
IPC: H01L21/205 , H01L21/31
CPC classification number: H01L21/02274 , C23C16/405 , C23C16/45542 , H01L21/02175 , H01L21/0228 , H01L21/3141 , H01L21/31604 , H01L21/31616 , H01L21/31637 , H01L21/31641 , H01L21/31645
Abstract: A method of forming a dielectric layer using a plasma enhanced atomic layer deposition technique includes: loading a semiconductor substrate having a three-dimensional structure into a reaction chamber; and repeatedly performing the following steps until a dielectric layer with a desired thickness is formed: supplying a source gas into the reaction chamber; stopping the supply of the source gas and purging the source gas remaining inside the reaction chamber; and supplying oxygen gas into the reaction chamber after purging the source gas, and applying RF power for oxygen plasma treatment, a level of the applied RF power and a partial pressure of the oxygen gas being increased concurrently with an increased aspect ratio of the three-dimensional structure.
-
-
-
-
-
-
-
-
-
Search Results
68
records
(took 0.027 seconds)
