-
公开(公告)号：KR102226419B1
公开(公告)日：2021-03-12
申请号：KR1020190094938A
申请日：2019-08-05
Applicant: 삼성전자주식회사
CPC classification number: B60W50/14 , B60W30/0956 , B60W30/095 , B60K35/00 , B60R11/04 , B60W30/08 , B60W30/14 , B60W40/02 , B60W40/08 , B60W40/09 , B60W50/0097 , B60W50/16 , G01C21/3415 , G05D1/0088 , G05D1/0285 , G06F21/32 , G06K9/00825 , G06K9/325 , B60K2370/11 , B60K2370/5915 , B60W2040/0872 , B60W2050/0079 , B60W2050/008 , B60W2050/0089 , B60W2050/143 , B60W2050/146 , B60W2420/42 , B60W2540/043 , B60W2540/221 , B60W2540/30 , B60W2554/4041 , B60W2554/4046 , B60W2556/10 , B60W2556/45 , B60W2556/50 , B60W2556/55 , B60W2556/65 , G05D2201/0213
Abstract: 차량에 탑재되는 차량용 전자 장치에 있어서, 통신부; 출력 인터페이스; 저장부; 및 상기 저장부에 사고 이력 정보 및 사고 모델에 관련된 운전자 정보 중 적어도 하나 또는 이들의 조합을 포함하는 사고 모델 정보를 저장하고, 상기 통신부를 통해 적어도 하나의 주변 차량으로부터 적어도 하나의 제2 주변 운전자 정보를 수신하고, 상기 사고 모델 정보 및 상기 적어도 하나의 제2 주변 운전자 정보에 기초하여 사고 위험 정보를 생성하고, 상기 사고 위험 정보를 상기 출력 인터페이스를 통해 출력하는 하나 이상의 프로세서를 포함하는 차량용 전자 장치가 제공된다.
-
公开(公告)号：WO2018070700A1
公开(公告)日：2018-04-19
申请号：PCT/KR2017/010638
申请日：2017-09-26
Applicant: 삼성전자주식회사
Abstract: 본 개시의 다양한 실시 예들에 따른 전자 장치는, 프로세서와, 상기 프로세서와 기능적으로 연결된 적어도 하나의 모듈과, 상기 프로세서와 기능적으로 연결된 전원 공급부를 포함할 수 있고, 상기 프로세서는, 상기 적어도 하나의 모듈(module)로부터, 상기 적어도 하나의 모듈에서 에러(error)가 검출됨을 나타내기 위한 신호를 수신하고, 상기 수신된 신호에 기반하여, 상기 적어도 하나의 모듈에게 제공되는 전원을 변경하기 위한 신호를 상기 전원 공급부에게 송신하도록 설정될 수 있다.
Abstract translation:
电子设备能够根据本公开的各种实施方案中，可以包括处理器，并且所述处理器和功能性地连接到所述至少一个模块，所述处理器和所述电源的连接的功能部分，该 处理器从所述至少一个模块（模块）时，在至少一个模块，该错误（错误）接收用于指示所检测到的，并基于提供给所述至少一个模块接收到的信号的信号 并可配置为向电源发送信号以更改电源。
-
-
公开(公告)号：KR1020170101728A
公开(公告)日：2017-09-06
申请号：KR1020160024709
申请日：2016-02-29
IPC: H01L23/495 , H01L23/00 , H01L21/02 , H01L51/00 , H01L21/768
CPC classification number: B23K1/203 , B23K1/0016 , B23K1/008 , B23K1/19 , B23K2201/42 , B82Y30/00 , B82Y40/00 , C01B31/022 , H01L21/4853 , H01L21/4864 , H01L23/49838 , H01L23/4985 , H01L24/16 , H01L24/81 , H01L2224/16227 , H01L2224/81024 , H01L2224/81815 , H01L2224/81911 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06568 , H01L2924/15311 , Y10S977/742 , Y10S977/745 , Y10S977/75 , Y10S977/752 , Y10S977/842 , Y10S977/89 , Y10S977/932
Abstract: 반도체패키지의제조방법에서, 제1 면상에접속패드를구비하는기판의상기접속패드상에탄소나노튜브를포함하는플럭스를도포하고, 상기플럭스가도포된접속패드상에솔더볼을배치하며, 리플로우공정에의해상기솔더볼로부터상기접속패드에부착된솔더층을형성하고, 상기리플로우된솔더볼이반도체칩에구비된접속패드와마주보도록상기반도체칩을상기기판상에실장한다.
Abstract translation: 一种制造半导体封装的方法，包括：将含有碳纳米管的助熔剂施加到在第一表面上具有连接焊盘的衬底的连接焊盘上;将焊球放置在所述焊剂施加的连接焊盘上; 通过一种方法，以形成附接至焊料层从所述焊球和面向sanggiri提供的半导体芯片安装在基板上的半导体芯片上的连接焊盘的流动焊球连接焊盘。
-
公开(公告)号：KR1020160049794A
公开(公告)日：2016-05-10
申请号：KR1020140147456
申请日：2014-10-28
Applicant: 삼성전자주식회사
Abstract: 본발명의다양한실시예들은, 전자장치에있어서, 참조신호를소리로출력시키는스피커; 및상기스피커로전송되는상기참조신호를피드백시켜센싱한신호로부터최저공진주파수를산출하며, 상기산출된최저공진주파수를기반으로전자장치의방수여부를판단하는프로세서;를포함할수 있다. 또한, 본발명의다양한실시예들은다른실시예들이가능할수 있다.
Abstract translation: 本发明的目的是提供一种电子装置及其防水性的方法，其通过通过扬声器播放的声音检测气流的变化来确定电子装置的防水性。 根据本发明的各种实施例，电子设备包括：扬声器，用于输出声音中的参考信号; 以及处理器，用于通过反馈发送到扬声器的参考信号而从所感测的信号中计算最小谐振频率，以及基于计算的最小谐振频率来确定电子设备的防水性。 此外，本发明的各种实施例使得不同的实施例成为可能。
-
Patent Agency Ranking
公开(公告)号：KR1020120030710A
公开(公告)日：2012-03-29
申请号：KR1020100092394
申请日：2010-09-20
Applicant: 삼성전자주식회사
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L27/10873 , H01L21/28079 , H01L21/28088 , H01L21/28202 , H01L27/10814 , H01L27/10894 , H01L29/4958 , H01L29/4966 , H01L29/513 , H01L29/517 , H01L29/518 , H01L29/42324
Abstract: PURPOSE: A gate structure, a forming method thereof, and a method for manufacturing a semiconductor device including the same are provided to prevent an interface oxide film from being formed between a metal film and an amorphous silicon film by forming the amorphous silicon film on the metal film. CONSTITUTION: A gate insulating film including a high dielectric material is formed on a substrate(100). A metal film is formed on the gate insulating film. A PVD(Physical Vapor Deposition) process is performed and an amorphous silicon film is formed on a metal film. A polysilicon film on which impurity is doped is formed on the amorphous silicon film. The impurity is activated by performing an annealing process on a substrate.
Abstract translation: 目的：提供一种栅极结构及其形成方法及其制造方法，用于通过在非晶硅膜上形成非晶硅膜来防止在金属膜和非晶硅膜之间形成界面氧化膜 金属膜。 构成：在基板（100）上形成包括高电介质材料的栅极绝缘膜。 在栅极绝缘膜上形成金属膜。 进行PVD（物理气相沉积）工艺，并在金属膜上形成非晶硅膜。 在非晶硅膜上形成掺杂有杂质的多晶硅膜。 通过在衬底上进行退火处理来激活杂质。
-
公开(公告)号：KR100852210B1
公开(公告)日：2008-08-13
申请号：KR1020070040611
申请日：2007-04-26
Applicant: 삼성전자주식회사
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L28/65 , H01G4/33 , H01G4/38 , Y10S438/957
Abstract: A capacitor unit and a forming method thereof are provided to reduce a first coefficient of a VCC(Voltage Coefficient of Capacitance) by forming a control layer pattern on a lower electrode. A first capacitor includes a first lower electrode(12), a first dielectric layer pattern(22), a first upper electrode(32), and a first control layer pattern(13) formed between the first lower electrode and the first dielectric layer pattern. A second capacitor includes a second lower electrode(14), a second dielectric layer pattern(24), a second upper electrode(34), and a second control layer pattern(15) formed between the second lower electrode and the second dielectric layer pattern. The second lower electrode and the second dielectric layer pattern are connected electrically to the first upper electrode. The second upper electrode is electrically connected to the first lower electrode. The first and second lower electrodes include metals or metal nitrides. The first and second control layer patterns include at least one element selected from a group including titanium oxide, tantalum oxide, ruthenium oxide, tungsten oxide, titanium tungsten oxide, titanium oxynitride, titanium aluminum oxynitride, tantalum oxynitride, ruthenium oxynitride, and tungsten oxynitride.
Abstract translation: 提供电容器单元及其形成方法，以通过在下电极上形成控制层图案来减小VCC的第一系数（电容的电压系数）。 第一电容器包括第一下电极（12），第一电介质层图案（22），第一上电极（32）和形成在第一下电极和第一电介质层图案之间的第一控制层图案 。 第二电容器包括形成在第二下电极和第二电介质层图案之间的第二下电极（14），第二电介质层图案（24），第二上电极（34）和第二控制层图案（15） 。 第二下电极和第二电介质层图案电连接到第一上电极。 第二上电极电连接到第一下电极。 第一和第二下部电极包括金属或金属氮化物。 第一控制层图案和第二控制层图案包括从包括氧化钛，氧化钽，氧化钌，氧化钨，氧化钛，氧氮化钛，氮氧化铝钛，氧氮化钽，氧氮化钌和氧氮化钨的组中选择的至少一种元素。
-
公开(公告)号：KR100653705B1
公开(公告)日：2006-12-04
申请号：KR1020040081940
申请日：2004-10-13
Applicant: 삼성전자주식회사
CPC classification number: C23C16/45529 , C23C16/405 , C23C16/45542
Abstract: 원자층증착법을 이용한 박막 형성방법들을 제공한다. 이 방법들은 원자층증착 장치의 반응기 내에 기판을 로딩하고, 상기 반응기에 제 1 원자를 함유하는 제 1 원료 가스를 주입하여 상기 기판 상에 상기 제 1 원자를 함유하는 화학흡착층을 형성하는 것을 구비한다. 상기 반응기에 제 1 플라즈마 전원을 인가하고 제 1 반응 가스를 주입하여 상기 제 1 원자를 함유하는 화학흡착층과 반응시키어 제 1 박막을 형성한다. 상기 반응기에 제 2 원자를 함유하는 제 2 원료 가스를 주입하여 상기 제 1 박막을 갖는 기판 상에 상기 제 2 원자를 함유하는 화학흡착층을 형성한다. 상기 반응기에 상기 제 1 플라즈마 전원 보다 높은 제 2 플라즈마 전원을 인가하고 제 2 반응 가스를 주입하여 상기 제 2 원자를 함유하는 화학흡착층과 반응시키어 제 2 박막을 형성한다. 상기 제 1 플라즈마 전원은 0W 보다 크고 500W 보다 작은 범위에서 선택된 값일 수 있으며, 상기 제 2 플라즈마 전원은 상기 제 1 플라즈마 전원 보다 크고 2000W 보다 작은 범위에서 선택된 값일 수 있다. 상기 제 2 박막의 두께는 상기 제 1 박막의 두께 보다 같거나 두껍게 형성할 수 있다.
-
公开(公告)号：KR100642749B1
公开(公告)日：2006-11-10
申请号：KR1020050006779
申请日：2005-01-25
Applicant: 삼성전자주식회사
CPC classification number: H01L28/60 , H01L23/5223 , H01L2924/0002 , H01L2924/00
Abstract: MIM(Metal-Insulator-Metal) 커패시터의 제조 방법이 제공된다. MIM 커패시터의 제조 방법은 반도체 기판 상에 각각 커패시터 셀들이 형성될 영역을 정의하는 다수 개의 개구부가 배열된 절연막 패턴을 형성하는 단계, 절연막 패턴의 프로파일에 따라 하부 전극용 도전막을 형성하는 단계, 하부 전극용 도전막 상에 개구부를 채우는 제1 희생막을 형성하는 단계, 제1 희생막 상부에 제2 희생막을 형성하는 단계, 제2 희생막을 평탄화하는 단계, 하부 전극용 도전막의 상면을 노출시키는 단계, 노출된 하부 전극용 도전막을 제거하여 셀 별로 상호 분리된 다수 개의 하부 전극들을 형성하는 단계, 각 하부 전극들 상에 각 하부 전극들의 프로파일을 따라 셀 별로 상호 분리된 유전막 및 상부 전극을 형성하여 전기적으로 동일한 신호가 인가되는 하나의 커패시터를 구성하는 다수 개의 MIM 커패시터 셀들을 완성하는 단계를 포함한다.
MIM 커패시터, 희생막, 편차, 에치백, 커패시턴스, 균일성-
公开(公告)号：KR1020050074850A
公开(公告)日：2005-07-19
申请号：KR1020040002761
申请日：2004-01-14
Applicant: 삼성전자주식회사
IPC: H01L27/108
CPC classification number: H01L21/02172 , H01G4/10 , H01G4/20 , H01L21/022 , H01L21/02271 , H01L21/02274 , H01L21/0228 , H01L21/3141 , H01L21/31645 , H01L27/0805 , H01L28/56 , H01L28/65
Abstract: In a capacitor, and a method of fabricating the same, the capacitor includes a lower electrode, a dielectric layer on the lower electrode, and an upper electrode on the dielectric layer, wherein the dielectric layer includes a lower dielectric region contacting the lower electrode, an upper dielectric region contacting the upper electrode, and at least one middle dielectric region between the lower dielectric region and the upper dielectric region, the at least one middle dielectric region having a less crystalline region than both the lower dielectric region and the upper dielectric region.
-
-
-
-
-
-
-
-
-
Search Results
68
records
(took 0.029 seconds)
