-
公开(公告)号：KR1020120061571A
公开(公告)日：2012-06-13
申请号：KR1020100122918
申请日：2010-12-03
Applicant: 삼성전자주식회사
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L21/28123 , H01L29/517 , H01L29/6656 , H01L21/31
Abstract: PURPOSE: A formation method of a semiconductor device is provided to improve operation properties of a semiconductor device by improving a narrow width effect using an oxygen reduction treatment. CONSTITUTION: A substrate comprises a device separation film(110) which defies an active region. A gate pattern(140) and a high dielectric film(130) crossing the active region are successively formed. A de-oxygenation treatment is performed on the front side of the substrate. Oxygen inside the edge of the active region covered by the gate pattern is eliminated. An etch stop film is formed by covering the active region and the gate pattern.
Abstract translation: 目的：提供半导体器件的形成方法，以通过使用氧还原处理改善窄宽度效应来改善半导体器件的操作性能。 构成：衬底包括一个抵抗有源区的器件分离膜（110）。 依次形成与有源区交叉的栅极图案（140）和高介电膜（130）。 在基板的正面进行脱氧处理。 消除了由栅极图案覆盖的有源区域的边缘内的氧。 通过覆盖有源区和栅极图案形成蚀刻停止膜。
-
公开(公告)号：KR1020070076720A
公开(公告)日：2007-07-25
申请号：KR1020060005931
申请日：2006-01-19
Applicant: 삼성전자주식회사
IPC: H01L21/76
Abstract: A semiconductor device and its manufacturing method are provided to reduce generation of voids on a sidewall oxide layer and to improve semiconductor device characteristic by forming a sidewall hydrophilic layer on the sidewall oxide layer. A trench(130) is formed in a semiconductor substrate(100). A sidewall oxide layer(201) is formed on a sidewall(120) of the trench and exposes a bottom surface of the trench. A sidewall hydrophilic layer(301) is formed on the sidewall oxide layer and exposes the bottom surface of the trench. A field dielectric(400) is contacted to the bottom surface of the trench where the sidewall oxide layer and the sidewall hydrophilic layer are formed. The trench is gap-filled with the field dielectric. The sidewall hydrophilic layer is a silicon nitride or a silicon oxy-nitride. The sidewall hydrophilic layer formed on the sidewall oxide layer reduces generation of voids and improves the characteristic of a semiconductor device.
Abstract translation: 提供半导体器件及其制造方法以减少侧壁氧化物层上的空隙的产生，并且通过在侧壁氧化物层上形成侧壁亲水层来改善半导体器件的特性。 在半导体衬底（100）中形成沟槽（130）。 在沟槽的侧壁（120）上形成侧壁氧化物层（201）并暴露沟槽的底表面。 侧壁亲水层（301）形成在侧壁氧化物层上并暴露沟槽的底表面。 场电介质（400）与形成侧壁氧化物层和侧壁亲水层的沟槽的底表面接触。 沟槽用场电介质填充。 侧壁亲水层是氮化硅或氮氧化硅。 形成在侧壁氧化物层上的侧壁亲水层减少了空隙的产生并改善了半导体器件的特性。
-
-
-
公开(公告)号：KR100653705B1
公开(公告)日：2006-12-04
申请号：KR1020040081940
申请日：2004-10-13
Applicant: 삼성전자주식회사
CPC classification number: C23C16/45529 , C23C16/405 , C23C16/45542
Abstract: 원자층증착법을 이용한 박막 형성방법들을 제공한다. 이 방법들은 원자층증착 장치의 반응기 내에 기판을 로딩하고, 상기 반응기에 제 1 원자를 함유하는 제 1 원료 가스를 주입하여 상기 기판 상에 상기 제 1 원자를 함유하는 화학흡착층을 형성하는 것을 구비한다. 상기 반응기에 제 1 플라즈마 전원을 인가하고 제 1 반응 가스를 주입하여 상기 제 1 원자를 함유하는 화학흡착층과 반응시키어 제 1 박막을 형성한다. 상기 반응기에 제 2 원자를 함유하는 제 2 원료 가스를 주입하여 상기 제 1 박막을 갖는 기판 상에 상기 제 2 원자를 함유하는 화학흡착층을 형성한다. 상기 반응기에 상기 제 1 플라즈마 전원 보다 높은 제 2 플라즈마 전원을 인가하고 제 2 반응 가스를 주입하여 상기 제 2 원자를 함유하는 화학흡착층과 반응시키어 제 2 박막을 형성한다. 상기 제 1 플라즈마 전원은 0W 보다 크고 500W 보다 작은 범위에서 선택된 값일 수 있으며, 상기 제 2 플라즈마 전원은 상기 제 1 플라즈마 전원 보다 크고 2000W 보다 작은 범위에서 선택된 값일 수 있다. 상기 제 2 박막의 두께는 상기 제 1 박막의 두께 보다 같거나 두껍게 형성할 수 있다.
-
Patent Agency Ranking
公开(公告)号：KR100642752B1
公开(公告)日：2006-11-10
申请号：KR1020050010090
申请日：2005-02-03
Applicant: 삼성전자주식회사
IPC: H01L27/04 , H01L27/108
Abstract: 인가 전압에 커패시턴스의 영향을 억제할 수 있는 아날로그 커패시터 및 그 제조방법이 제공된다. 아날로그 커패시터는 기판 상에 형성된 하부전극과, Hf, Al, Zr, La, Ba, Sr, Ti, Pb, Bi 및 이들의 조합으로 이루어진 그룹에서 선택된 물질로 구성된 하나 이상의 산화막 및 하나 이상의 산화질화막으로 이루어지고 하부전극 상에 형성된 다층 유전막과, 다층 유전막 상에 형성된 상부전극을 포함한다.
아날로그 커패시터, 제조방법, 산화질화막, 산화막-
公开(公告)号：KR100642749B1
公开(公告)日：2006-11-10
申请号：KR1020050006779
申请日：2005-01-25
Applicant: 삼성전자주식회사
CPC classification number: H01L28/60 , H01L23/5223 , H01L2924/0002 , H01L2924/00
Abstract: MIM(Metal-Insulator-Metal) 커패시터의 제조 방법이 제공된다. MIM 커패시터의 제조 방법은 반도체 기판 상에 각각 커패시터 셀들이 형성될 영역을 정의하는 다수 개의 개구부가 배열된 절연막 패턴을 형성하는 단계, 절연막 패턴의 프로파일에 따라 하부 전극용 도전막을 형성하는 단계, 하부 전극용 도전막 상에 개구부를 채우는 제1 희생막을 형성하는 단계, 제1 희생막 상부에 제2 희생막을 형성하는 단계, 제2 희생막을 평탄화하는 단계, 하부 전극용 도전막의 상면을 노출시키는 단계, 노출된 하부 전극용 도전막을 제거하여 셀 별로 상호 분리된 다수 개의 하부 전극들을 형성하는 단계, 각 하부 전극들 상에 각 하부 전극들의 프로파일을 따라 셀 별로 상호 분리된 유전막 및 상부 전극을 형성하여 전기적으로 동일한 신호가 인가되는 하나의 커패시터를 구성하는 다수 개의 MIM 커패시터 셀들을 완성하는 단계를 포함한다.
MIM 커패시터, 희생막, 편차, 에치백, 커패시턴스, 균일성-
公开(公告)号：KR1020060114056A
公开(公告)日：2006-11-06
申请号：KR1020050035159
申请日：2005-04-27
Applicant: 삼성전자주식회사
Inventor： 정용국
IPC: H01L27/108
Abstract: A method for manufacturing a flat type MIM(Metal Insulator Metal) capacitor is provided to improve capacitor dielectric characteristics by curing a damaged dielectric film under oxygen gas atmosphere. A first metal film, a dielectric film and a second metal film are sequentially formed on a semiconductor substrate(100). An upper electrode(182) is formed on the resultant structure by etching selectively the second metal film. A curing process is performed on the resultant structure under oxygen gas atmosphere. A spacer(192) is formed at both sidewalls of the upper electrode. A capacitor dielectric film(162) is formed by etching selectively the dielectric film using the upper electrode and the spacer as an etch mask. A lower electrode(142) is then formed on the resultant structure by etching selectively the first metal film.
Abstract translation: 提供了一种扁平型MIM（金属绝缘体金属）电容器的制造方法，用于通过在氧气气氛下固化损坏的电介质膜来提高电容器的介电特性。 第一金属膜，电介质膜和第二金属膜依次形成在半导体基板（100）上。 通过选择性地蚀刻第二金属膜，在所得结构上形成上电极（182）。 在氧气气氛下对所得结构进行固化处理。 在上电极的两个侧壁处形成间隔物（192）。 通过使用上电极和间隔物选择性地蚀刻电介质膜作为蚀刻掩模来形成电容器电介质膜（162）。 然后通过选择性地蚀刻第一金属膜，在所得结构上形成下电极（142）。
-
公开(公告)号：KR1020060041661A
公开(公告)日：2006-05-12
申请号：KR1020050010090
申请日：2005-02-03
Applicant: 삼성전자주식회사
IPC: H01L27/04 , H01L27/108
CPC classification number: H01L28/40 , H01L21/02175 , H01L21/02178 , H01L21/02181 , H01L21/02183 , H01L21/02197 , H01L21/022 , H01L21/02252 , H01L21/02274 , H01L21/0228
Abstract: 인가 전압에 커패시턴스의 영향을 억제할 수 있는 아날로그 커패시터 및 그 제조방법이 제공된다. 아날로그 커패시터는 기판 상에 형성된 하부전극과, Hf, Al, Zr, La, Ba, Sr, Ti, Pb, Bi 및 이들의 조합으로 이루어진 그룹에서 선택된 물질로 구성된 하나 이상의 산화막 및 하나 이상의 산화질화막으로 이루어지고 하부전극 상에 형성된 다층 유전막과, 다층 유전막 상에 형성된 상부전극을 포함한다.
아날로그 커패시터, 제조방법, 산화질화막, 산화막-
公开(公告)号：KR100518560B1
公开(公告)日：2005-10-04
申请号：KR1020030013428
申请日：2003-03-04
Applicant: 삼성전자주식회사
IPC: H01L21/20
CPC classification number: C23C16/515 , C23C16/40 , C23C16/45542
Abstract: 소스 물질에 대하여 표면 흡착 특성이 상이한 2가지 종류의 반응물을 사용하여 박막을 형성하는 ALD법에 대하여 개시한다. 본 발명에 따른 ALD법을 이용한 박막 형성방법에 의하면 우선 반응 챔버에 소스 물질을 공급하고, 반응 챔버로부터 이 소스 물질을 1차 퍼지한다. 계속해서, 소스 물질에 대하여 표면 흡착 특성이 좋은 제1 반응물을 공급하고 그리고 소스 물질에 표면 흡착 특성이 좋지 않은 제2 반응물을 공급한다. 제2 반응물은 제1 반응물과 동시에 공급할 수도 있고, 제1 반응물을 퍼지한 다음에 공급할 수도 있다. 다음으로, 반응 챔버에 고주파 등을 인가하여 제2 반응물을 플라즈마 상태로 만든다. 계속해서, 반응 챔버를 2차 퍼지하고, 증착된 막의 두께가 충분하지 않으면 전술한 공정을 반복 실시한다.
-
-
-
-
-
-
-
-
-
Search Results
103
records
(took 0.029 seconds)
