公开(公告)号：KR100610008B1

公开(公告)日：2006-08-08

申请号：KR1020040055858

申请日：2004-07-19

Applicant: 삼성전자주식회사

Inventor： 강상범 ,  조우영

IPC: G11C13/02

CPC classification number: G11C13/0004 ,  G11C7/1027 ,  G11C13/004 ,  G11C2013/0054

Abstract: 버스트 리드동작에 적합한 상변화 메모리 장치 및 그에 따른 데이터 리딩방법이 개시되어 있다. 본 발명의 상변화 메모리 장치는, 복수의 비트라인 및 복수의 워드라인과; 상기 복수의 비트라인과 복수의 워드라인의 교차점 마다 연결된 복수의 상변화 메모리 셀을 포함하는 메모리 셀 어레이 블록과; 상기 비트라인들에 각기 대응적으로 연결되며, 버스트 리드 동작을 위해 동일 워드라인에 연결된 메모리 셀들의 데이터를 한꺼번에 래치한 후, 순차로 변경되는 컬럼 어드레스에 응답하여 상기 래치된 데이터를 연속적으로 제공하는 센스앰프 동작블록을 구비한다. 본 발명의 상변화 메모리 장치에 따르면, 버스트 리드 동작이 지원되어 상변화 메모리 장치의 리드 동작 퍼포먼스가 개선되는 장점이 있다.
상변화 메모리, 센스앰프, 리드 동작, 버스트 리드

公开(公告)号：KR100532462B1

公开(公告)日：2005-12-01

申请号：KR1020030058247

申请日：2003-08-22

Applicant: 삼성전자주식회사

Inventor： 조백형 ,  조우영 ,  오형록 ,  최병길

IPC: G11C13/02

CPC classification number: G11C13/0004 ,  G11C7/04 ,  G11C13/0069 ,  G11C2013/0078

Abstract: 상 변화 메모리 장치의 기입 전류 량을 제어하는 프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입 드라이버 회로가 개시된다. 본 발명의 실시예에 따른 상 변화 메모리 장치의 프로그래밍(programming) 방법은, 인가되는 전류 펄스에 응답하여 고 저항 또는 저 저항으로 상태가 변화되는 상 변화 물질을 구비하는 상 변화 메모리 장치의 프로그래밍(programming) 방법에 있어서, 외부 온도가 증가될수록 상기 상 변화 물질의 상태를 고 저항 상태로 만들기 위한 리셋 전류의 양 및 상기 상 변화 물질의 상태를 저 저항 상태로 만들기 위한 셋 전류의 양을 증가시키는 단계를 구비한다. 제 1 실시예에 따른 상 변화 메모리 장치의 프로그래밍(programming) 방법은 상기 상 변화 물질의 고 저항 상태에서의 저항 값과 저 저항 상태에서의 저항 값의 비가 외부 온도 변화에 상관없이 일정하게 유지되도록 상기 리셋 전류의 전류 양과 상기 셋 전류의 전류 양이 외부 온도가 증가될수록 증가된다. 본 발명에 따른 상 변화 메모리 장치의 프로그래밍 방법 및 기입 드라이버 회로는 외부 온도가 증가할수록 상 변화 메모리 셀로 인가되는 기입 전류를 증가시켜 독출 동작시 리셋 저항과 셋 저항의 저항비를 일정하게 유지키고 독출 동작의 센싱 마진을 충분히 확보할 수 있는 장점이 있다.

公开(公告)号：KR1020050082454A

公开(公告)日：2005-08-24

申请号：KR1020040010875

申请日：2004-02-19

Applicant: 삼성전자주식회사

Inventor： 최병길 ,  오형록 ,  조우영

IPC: G11C7/00

Abstract: 본 발명은 하나의 센싱 트랜지스터와 하나의 프로그램 트랜지스터로 구성되는 축소가능한 2개의 트랜지스터 메모리(STTM) 셀들이 매트릭스 형태로 배치된 STTM 셀의 레이아웃 구조에 관한 것으로서, 센싱 트랜지스터의 소오스와 연결되는 그라운드 라인과 센싱 트랜지스터의 드레인과 연결되는 비트 라인을 수직 방향으로 배치하여 STTM 셀의 센싱 트랜지스터의 드레인과 인접하는 STTM 셀의 센싱 트랜지스터의 드레인과 공통연결되도록 함으로써 센싱 트랜지스터들의 드레인 단자를 서로 격리시키기 위한 불필요한 공간을 최소화하여 셀 어레이 면적을 저감하고, 고집적화할 수 있는 축소가능한 2개의 트랜지스터 메모리(STTM) 셀의 레이아웃 구조가 개시된다.

公开(公告)号：KR1020050030294A

公开(公告)日：2005-03-30

申请号：KR1020030066504

申请日：2003-09-25

Applicant: 삼성전자주식회사

Inventor： 최병길 ,  조우영 ,  오형록 ,  조백형

IPC: G11C13/02

CPC classification number: G11C13/0004 ,  G11C13/0064 ,  G11C13/0069

Abstract: A phase-change memory device is provided, which can maintain contact resistance range even though the size of a contact area of a phase-change material and a bottom contact differs in unit cells. A write driver(720) receives data and applies the data to a phase-change memory cell, and applies a sub write current to the phase-change memory cell in response to a first or the nth current control signal. A data sensing part(730) outputs a logic value of the data stored in the phase-change memory cell as a cell data signal by sensing the stored data. A comparison part(740) judges whether the data applied to the phase-change memory cell is equal to the data stored in the phase-change memory cell in response to the cell data signal. And a pulse control unit(750) generates the first or the nth current control signal in response to the detection signal and the pulse signal. A latch unit(760) latches the data applied to the phase-change memory cell.

Abstract translation: 提供了一种相变存储器件，即使相变材料和底部接触的接触面积的尺寸在单元电池中不同，其也可以保持接触电阻范围。 写入驱动器（720）接收数据并将数据应用于相变存储单元，并且响应于第一或第n电流控制信号向相变存储单元施加子写入电流。 数据感测部分（730）通过感测所存储的数据，将存储在相变存储单元中的数据的逻辑值作为单元数据信号输出。 比较部分（740）响应于单元数据信号判断应用于相变存储单元的数据是否等于存储在相变存储单元中的数据。 并且脉冲控制单元（750）响应于检测信号和脉冲信号产生第一或第n电流控制信号。 锁存单元（760）锁存施加到相变存储单元的数据。

公开(公告)号：KR1020040105008A

公开(公告)日：2004-12-14

申请号：KR1020030035607

申请日：2003-06-03

Applicant: 삼성전자주식회사

Inventor： 조백형 ,  조우영 ,  오형록

IPC: G11C7/00

CPC classification number: G11C7/1078 ,  G11C7/1096 ,  G11C13/0004 ,  G11C13/0069 ,  G11C2013/0078 ,  G11C2213/79

Abstract: PURPOSE: A write driver circuit of a phase change memory device is provided to select the reset pulse or the set pulse in response to the logic level of the data. CONSTITUTION: A write driver circuit of a phase change memory device includes a pulse selection circuit(510), a current control circuit(520) and a current driving circuit(530). The pulse selection circuit outputs one of the reset pulse and the set pulse and the data in response to the logic level of the data. The current control circuit receives the bias voltage, outputs the control signal as the second level during the enable period of the reset pulse when the data is a first level and outputs the control signal as a first level during the enable period of the set pulse when the data is second level. And, the current driving circuit outputs the write current to the phase change memory device array through the first node in response to the control signal during the enable period of the reset pulse or the set pulse and discharges the first node during the disable period of the reset pulse or the set pulse.

Abstract translation: 目的：提供相变存储器件的写驱动器电路，以响应于数据的逻辑电平来选择复位脉冲或设置脉冲。 构成：相变存储器件的写驱动器电路包括脉冲选择电路（510），电流控制电路（520）和电流驱动电路（530）。 脉冲选择电路根据数据的逻辑电平输出复位脉冲和设定脉冲之一以及数据。 电流控制电路接收偏置电压，当数据为第一电平时，在复位脉冲的使能期间输出控制信号作为第二电平，并且在设定脉冲的使能期间将控制信号作为第一电平输出， 数据是第二级。 并且，电流驱动电路在复位脉冲或设定脉冲的使能期间响应于控制信号经由第一节点将写入电流输出到相变存储器件阵列，并且在第一节点的禁用期间 复位脉冲或设定脉冲。

公开(公告)号：KR1020040104834A

公开(公告)日：2004-12-13

申请号：KR1020030036089

申请日：2003-06-04

Applicant: 삼성전자주식회사

Inventor： 오형록 ,  조백형 ,  김두응 ,  조우영

IPC: H01L27/10

CPC classification number: G11C13/0004 ,  G11C11/5678 ,  G11C2213/79 ,  H01L27/2436 ,  H01L27/2472 ,  H01L45/06 ,  H01L45/122 ,  H01L45/144

Abstract: PURPOSE: A phase transition RAM(Random Access Memory) is provided to improve the degree of integration in a memory cell array by using memory cells having a phase transition material pattern in common. CONSTITUTION: A phase transition RAM has a memory cell array where a plurality of cell regions are arranged. Each cell region includes a first conduction line(BL0) extended in a first direction, a plurality of second conduction lines(WL0,WL1) extended in a second direction, a phase transition material pattern(GST) electrically connected to the first conduction line, and an activation region(ATR0). The activation region has a first semiconductor region(S0) and a second semiconductor region(D0). The first semiconductor region is electrically connected to the phase transition material pattern and the second semiconductor region is disposed between the second conduction lines. The second semiconductor regions of cell regions have the phase transition material pattern in common.

Abstract translation: 目的：通过使用具有共同的相变材料图案的存储单元来提供相变RAM（随机存取存储器）以提高存储单元阵列中的积分程度。 构成：相变RAM具有布置多个单元区域的存储单元阵列。 每个单元区域包括沿第一方向延伸的第一导线（BL0），沿第二方向延伸的多个第二导线（WL0，WL1），与第一导线电连接的相变材料图案（GST） 和激活区域（ATR0）。 激活区域具有第一半导体区域（S0）和第二半导体区域（D0）。 第一半导体区域电连接到相变材料图案，并且第二半导体区域设置在第二导电线之间。 单元区域的第二半导体区域具有共同的相变材料图案。

公开(公告)号：KR1020020066624A

公开(公告)日：2002-08-21

申请号：KR1020010006904

申请日：2001-02-13

Applicant: 삼성전자주식회사

Inventor： 조우영 ,  곽충근 ,  김두응

IPC: G11C11/413

CPC classification number: G11C7/08 ,  G11C8/18 ,  G11C11/413

Abstract: PURPOSE: A method for driving a sense amplifier in a semiconductor memory device is provided to generate a word line activation signal and a sense amplifier activation and synchronization signal for controlling operations of the semiconductor memory device by using a rising edge and a falling edge of an ATD pulse. CONSTITUTION: The ATD pulse of predetermined width is generated in response to transition of an address signal. A word line activation signal is generated by using a rising edge of the ATD pulse. A synchronous signal(PSAEQb) of a latch type sense amplifier(10) is generated by using a falling edge of the ATD pulse. A pulse control portion(6) provides an ATD pulse to a word line drive portion(8). The word line drive portion(8) is operated according to operation timing. The word line drive portion(8) generates the word line activation signal in response to the rising edge of the ATD pulse.

Abstract translation: 目的：提供一种用于驱动半导体存储器件中的读出放大器的方法，用于产生字线激活信号和读出放大器激活和同步信号，用于通过使用半导体存储器件的上升沿和下降沿来控制半导体存储器件的操作 ATD脉冲。 构成：响应于地址信号的转变而产生预定宽度的ATD脉冲。 通过使用ATD脉冲的上升沿来产生字线激活信号。 通过使用ATD脉冲的下降沿来产生锁存型读出放大器（10）的同步信号（PSAEQb）。 脉冲控制部分（6）向字线驱动部分（8）提供ATD脉冲。 字线驱动部分（8）根据操作时序操作。 字线驱动部分（8）响应于ATD脉冲的上升沿产生字线激活信号。

公开(公告)号：KR1020020063018A

公开(公告)日：2002-08-01

申请号：KR1020010003681

申请日：2001-01-26

Applicant: 삼성전자주식회사

Inventor： 손종필 ,  곽충근 ,  조우영

IPC: G11C8/08

CPC classification number: G11C8/08 ,  G11C5/145 ,  G11C7/1072 ,  G11C8/10

Abstract: PURPOSE: A method and a circuit for driving a word line in a semiconductor memory device are provided, which performs a word line boosting simply without lowering the whole speed of a memory operation by improving a boosting operation, and removes a prior ring oscillator to recover a lowered boosting level, and maintains a boosting level of the word line stably without adopting the ring oscillator, and also reduces the load of a layout and power consumption. CONSTITUTION: The word line driving circuit includes an ATD(Address Transfer Detect) pulse generation part(10), a pulse control part(12), a predecoder(4), a booster(14) and a main decoder(6). The ATD pulse generation part generates an ATD pulse signal by sensing a transition of an address signal being output through an address buffer. The pulse control part generates a pulse word line enable signal(PWL) related to a word line driving in response to a rising edge of the ATD pulse signal, and generates a boosting enable signal(Pboost) in response to a falling edge of the ATD pulse signal. The predecoder generates a signal by predecoding the applied address signal in response to the pulse word line enable signal. The booster generates a boosted voltage(Boosted PWR) having a higher level than a power supply voltage in response to the boosting enable signal. And the main decoder receives the boosted voltage as a driving power supply voltage and makes the word line selected by decoding the predecoding signal to be boosted as a higher level than the power supply voltage.

Abstract translation: 目的：提供一种用于在半导体存储器件中驱动字线的方法和电路，其通过改善升压操作简单地执行字线升压而不降低存储器操作的整体速度，并且去除先前的环形振荡器以恢复 降低的升压电平，并且在不采用环形振荡器的情况下稳定地保持字线的提升水平，并且还减少了布局和功耗的负担。 构成：字线驱动电路包括ATD（地址转移检测）脉冲产生​​部分（10），脉冲控制部分（12），预解码器（4），升压器（14）和主解码器（6）。 ATD脉冲生成部通过感测通过地址缓冲器输出的地址信号的转变来生成ATD脉冲信号。 脉冲控制部分响应于ATD脉冲信号的上升沿产生与字线驱动相关的脉冲字线使能信号（PWL），并响应于ATD的下降沿产生升压使能信号（Pboost） 脉冲信号。 预解码器通过响应于脉冲字线使能信号预处理所施加的地址信号而产生信号。 升压器响应于升压使能信号产生具有比电源电压高的电平的升压电压（升压型PWR）。 并且主解码器接收升压电压作为驱动电源电压，并且通过将预解码信号解码来选择的字线被提升为比电源电压更高的电平。

公开(公告)号：KR1020010038401A

公开(公告)日：2001-05-15

申请号：KR1019990046362

申请日：1999-10-25

Applicant: 삼성전자주식회사

Inventor： 조우영 ,  이은경

IPC: H01S5/30

Abstract: PURPOSE: A vertical cavity surface emitting laser is provided to be capable of forming an insulation and/or an upper electrode on a connection part, connecting a post and a block, instead of a lateral surface of a trench. CONSTITUTION: A lower reflector layer(110) is formed on a substrate(100) by stacking chemical semiconductors of different compositions in turn. An active layer(120) is formed on the lower reflector layer(110) and generates rays of light by electron-hole recombination. A high resistance part(135) guides flowing of electrons. An upper reflector layer(140) is formed on the active layer and/or the high resistance part by stacking chemical semiconductors of different compositions, which contain an impurity opposite to that of the lower reflector layer(110). A post(200) has a window and generates a laser beam according to an applied power. A block(300) surrounds the post and is spaced apart from the post. A connection part(250) connects the post and the block and has a predetermined width. A trench(220) is formed on the upper reflector layer, the active layer and the lower reflector layer except for the connection part, so as to separate the post and the block. An insulation layer is formed on a region comprising the post, the connection part and the block except for the window and a peripheral region of the window. An upper electrode(160) is formed on the insulation layer and a lower electrode(170) is formed below the substrate.

Abstract translation: 目的：提供垂直腔表面发射激光器，以能够在连接部分上形成绝缘体和/或上部电极，连接柱和块，而不是沟槽的侧表面。 构成：通过依次堆叠不同组成的化学半导体，在衬底（100）上形成下反射层（110）。 在下反射层（110）上形成有源层（120），并通过电子 - 空穴复合产生光线。 高电阻部分（135）引导电子的流动。 通过堆叠含有与下反射层（110）相反的杂质的不同组成的化学半导体，在有源层和/或高电阻部分上形成上反射层（140）。 柱（200）具有窗口并根据所施加的功率产生激光束。 块（300）围绕柱子并与柱子间隔开。 连接部（250）连接柱和块，并具有预定的宽度。 在上反射器层，有源层和除了连接部分之外的下反射器层之间形成沟槽（220），以便分离柱和块。 绝缘层形成在除了窗户之外的柱，连接部分和块之外的区域以及窗口的外围区域上。 在绝缘层上形成上电极（160），在基板的下方形成下电极（170）。

公开(公告)号：KR1020000056899A

公开(公告)日：2000-09-15

申请号：KR1019990006648

申请日：1999-02-27

Applicant: 삼성전자주식회사

Inventor： 조우영

IPC: H01S3/00

Abstract: PURPOSE: A surface emitting laser array and a producing method thereof are provided to narrow the intervals of the surface emitting laser posts and increase the number of laser matrix. CONSTITUTION: A surface emitting layer array comprises a substrate(100') and a plurality of posts(A1,A2) arranged in a matrix on the substrate. A first insulating layer(150) is formed on a portion of the substrate, other than windows(210,310) from which light emits. A first upper electrode layer(160) having a predetermined pattern is formed around the window of one of the posts and on the first insulating layer. A second insulating layer(250) is formed on a region other than the window of the other post. A second upper electrode layer(260) electrically isolated from the first upper electrode layer is formed around the window of the other post and on the second insulating layer. A lower electrode layer(170) is formed on the back of the substrate. The surface emitting laser array has the multi-layered upper electrode layers and insulating layers.

Abstract translation: 目的：提供表面发射激光器阵列及其制造方法以缩小表面发射激光束的间隔并增加激光矩阵的数量。 构成：表面发射层阵列包括基底（100'）和在基底上以矩阵排列的多个柱（A1，A2）。 第一绝缘层（150）形成在基板的一部分上，而不是窗口（210,310），光从其发射。 在一个柱的窗口和第一绝缘层周围形成具有预定图案的第一上电极层（160）。 在另一个柱的窗口以外的区域上形成第二绝缘层（250）。 与第一上电极层电绝缘的第二上电极层（260）形成在另一个柱的窗口周围和第二绝缘层上。 在基板的背面形成下电极层（170）。 表面发射激光器阵列具有多层上电极层和绝缘层。