-
公开(公告)号：KR102238706B1
公开(公告)日：2021-04-09
申请号：KR1020140168404A
申请日：2014-11-28
Applicant: 삼성전자주식회사
Abstract: 반도체 메모리 장치는 메모리 셀 어레이 및 테스트 회로를 포함한다. 상기 테스트 회로는 테스트 모드에서 상기 메모리 셀 어레이로부터 데이터 열을 독출하고, 상기 데이터 열을 제1 단위씩 비교하면서 상기 제1 단위들의 대응하는 비트들을 제2 단위씩 비교하여 상기 데이터 열의 패스/페일 정보와 추가적인 정보를 포함하는 페일 정보 신호를 출력한다.
-
公开(公告)号：KR102210327B1
公开(公告)日：2021-02-01
申请号：KR1020140109040
申请日：2014-08-21
Applicant: 삼성전자주식회사
IPC: G11C29/42
Abstract: 본발명은에러알림기능이있는메모리장치에대하여개시된다. 메모리장치는메모리셀 어레이의메모리셀들에대하여 ECC 동작을수행하여에러비트를검출및 정정하는 ECC 엔진과, ECC 동작에따라에러신호를출력하는에러알림부를포함한다. ECC 엔진은 ECC 동작으로에러정정된에러비트에상응하는에러어드레스를출력하고, 에러비트를검출하고정정할때마다 ECC 플래그신호를출력한다. 에러알림부는에러어드레스와기존의불량셀 정보를비교하고, 비교결과일치하지않는경우에러신호를출력한다. 에러알림부는카운트되는 ECC 플래그신호로부터생성되는 ECC 동작회수가 ECC 동작최대치를초과하는경우에러신호를출력하고, 에러모니터링시간동안의 ECC 동작회수를출력한다.
-
-
公开(公告)号：KR101797565B1
公开(公告)日：2017-12-12
申请号：KR1020110083577
申请日：2011-08-22
Applicant: 삼성전자주식회사
CPC classification number: G11C29/24 , G11C29/00 , G11C29/76 , G11C29/785 , G11C2029/4402
Abstract: 본발명은불량페이지를관리하는메모리장치에대하여개시된다. 메모리장치는메모리셀 어레이와불량페이지맵을포함한다. 메모리셀 어레이는메모리셀들이배열되는제1 메모리블락과제2 메모리블락으로구성된다. 제1 메모리블락은메모리장치의최소한의보장메모리용량을제공하고, 제1 및제2 메모리블락은메모리장치의풀-메모리용량을제공한다. 시스템에서메모리장치의풀-메모리용량을사용할가능성이낮아짐에따라, 사용되지않을메모리셀들을갖는제2 메모리블락을제1 메모리블락의불량셀들의구제용으로사용할수 있다. 불량페이지맵은제1 메모리블락의페이지들각각의양, 불량여부를나타내는불량페이지위치정보를하나의비트로저장한다. 메모리장치는제1 메모리블락의불량페이지어드레스들을제2 메모리블락의최대페이지어드레스로부터역순으로대체한다. 메모리장치는메모리셀 어레이에서발생되는불량셀들을구제하는리던던시메모리셀 어레이를포함하지않을수 있다.
-
公开(公告)号：KR1020170131797A
公开(公告)日：2017-11-30
申请号：KR1020160062280
申请日：2016-05-20
Applicant: 삼성전자주식회사
Abstract: 본발명에따른컴퓨팅시스템의방법은, 상기프로세서에서상기메모리모듈로커맨드및 어드레스를출력하는단계, 상기메모리모듈로부터상기어드레스에대응하는태그와상기메모리모듈에저장된태그를비교한결과들을지시하는매치/언매치비트들을수신하는단계, 상기프로세서에서다수결을이용하여상기매치/언매치비트들로부터캐시히트/미쓰를판별하는단계, 및상기프로세서에서상기판별된캐시히트/미쓰정보를상기메모리모듈로출력하는단계를포함할수 있다.
Abstract translation: 根据本发明的计算系统的方法包括以下步骤：从处理器向存储器模块输出命令和地址，生成指示将对应于地址的标签与存储在存储器模块中的标签进行比较的结果的匹配， /不匹配位，使用处理器中的多数来确定来自匹配/不匹配位的缓存命中/未命中，并且确定来自匹配/ 并输出。
-
Patent Agency Ranking
公开(公告)号：KR1020170084538A
公开(公告)日：2017-07-20
申请号：KR1020160003673
申请日：2016-01-12
Applicant: 삼성전자주식회사
CPC classification number: G06F3/0635 , G06F3/0613 , G06F3/0631 , G06F3/0656 , G06F3/0683 , G06F13/1673 , G06T1/60 , G09G5/39 , G09G5/393 , G09G5/399 , G09G2352/00 , G09G2360/122 , G09G2360/18
Abstract: 하나의커맨드에의해동일한그래픽데이터를메모리내의멀티플버퍼각각에저장하는메모리장치및 멀티플버퍼를가지는메모리를구동하는방법을개시한다.
Abstract translation: 公开了一种用于通过一个命令将相同的图形数据存储在存储器中的多个缓冲器中的每一个中的存储器件以及用于驱动具有多个缓冲器的存储器的方法。
-
公开(公告)号：KR1020160043579A
公开(公告)日：2016-04-22
申请号：KR1020140137564
申请日：2014-10-13
Applicant: 삼성전자주식회사
IPC: G11C29/00 , G11C11/406
CPC classification number: G11C11/40615 , G06F12/0246 , G06F2212/7201 , G11C11/005 , G11C29/28 , G11C2029/0409 , G11C2029/4402 , G11C2211/4061
Abstract: 반도체장치의동작지속시간을측정하여사용시간을모니터링할수 있는반도체장치의사용시간매니징방법이개시된다. 본발명에따른사용시간매니징방법은, 반도체장치의동작이시작된이후, 상기반도체장치의동작지속시간을일정한시간주기단위로측정하여단위저장활성화신호를생성하고, 상기단위저장활성화신호에응답하여상기반도체장치의사용시간을누적적으로저장하는단계들을포함한다. 또한, 상기누적적으로저장된상기반도체장치의사용시간을리드하여리드된사용시간값이설정된한계시간값에도달되었는지를체크하는단계를포함함에의해, 반도체장치의사용시간매니징이구현된다.
Abstract translation: 本发明提供一种半导体器件的使用时间管理方法。 使用时间管理方法来测量半导体器件的操作持续时间以监视使用时间。 根据本发明的实施例，使用时间管理方法包括以下步骤：通过在半导体开始工作之后在预定时间段单元内测量半导体器件的操作持续时间来产生单元存储激活信号; 以及响应于所述单元存储激活信号累积地存储所述半导体器件的使用时间。 该方法还包括读取预先累积存储的半导体器件的使用时间以检查读取使用时间值是否达到预设时限的步骤。 因此，本发明能够实现半导体器件的时间管理。
-
公开(公告)号：KR1020160023151A
公开(公告)日：2016-03-03
申请号：KR1020140109040
申请日：2014-08-21
Applicant: 삼성전자주식회사
IPC: G11C29/42
CPC classification number: G06F11/1008 , G06F11/1004 , G06F11/1024 , G06F11/1068 , G06F11/1666 , G11C2029/0411
Abstract: 본발명은에러알림기능이있는메모리장치에대하여개시된다. 메모리장치는메모리셀 어레이의메모리셀들에대하여 ECC 동작을수행하여에러비트를검출및 정정하는 ECC 엔진과, ECC 동작에따라에러신호를출력하는에러알림부를포함한다. ECC 엔진은 ECC 동작으로에러정정된에러비트에상응하는에러어드레스를출력하고, 에러비트를검출하고정정할때마다 ECC 플래그신호를출력한다. 에러알림부는에러어드레스와기존의불량셀 정보를비교하고, 비교결과일치하지않는경우에러신호를출력한다. 에러알림부는카운트되는 ECC 플래그신호로부터생성되는 ECC 동작회수가 ECC 동작최대치를초과하는경우에러신호를출력하고, 에러모니터링시간동안의 ECC 동작회수를출력한다.
Abstract translation: 公开了具有错误通知功能的存储装置。 具有错误通知功能的存储装置包括：ECC引擎，通过对多个存储器单元的数据执行ECC操作来检测和校正错误位; 以及错误通知单元，其根据ECC操作输出错误信号。 ECC引擎输出与通过ECC操作校正的错误位对应的错误地址，并且每次检测和校正错误位时输出ECC标志信号。 错误通知单元将错误地址与现有的缺陷单元信息进行比较，并且如果作为比较的结果不一致则输出错误信号。 如果从计数的ECC标志信号产生的ECC操作的数量超过ECC操作的最大数量，则错误通知单元输出错误信号，并且在错误监视时间期间输出ECC操作的次数。
-
公开(公告)号：KR1020140085955A
公开(公告)日：2014-07-08
申请号：KR1020120155872
申请日：2012-12-28
Applicant: 삼성전자주식회사
IPC: G11C11/406 , G11C11/4063
CPC classification number: G11C11/40607 , G11C11/40603 , G11C11/40622 , G11C11/4087
Abstract: A memory module includes multiple memory devices and a buffer chip managing the memory devices. The buffer chip includes a refresh control circuit grouping memory cell rows into multiple groups according to data possession time of the memory cell rows of the memory devices and applying an individual refresh cycle to each group by selectively refreshing each group in each of multiple refresh time areas periodically repeated.
Abstract translation: 存储器模块包括多个存储器件和管理存储器件的缓冲器芯片。 缓冲芯片包括根据存储器件的存储单元行的数据拥有时间将存储单元行分组成多个组的刷新控制电路，并且通过有选择地刷新多个刷新时间区域中的每个组中的每个组，向每个组施加单独刷新周期 定期重复。
-
公开(公告)号：KR1020050108732A
公开(公告)日：2005-11-17
申请号：KR1020040033760
申请日：2004-05-13
Applicant: 삼성전자주식회사
Inventor： 손종필
IPC: G11C29/00
Abstract: 본 발명은 반도체 메모리 테스트 장치 및 테스트 방법에 관한 것으로, 본 발명에 따른 메모리 테스트 장치는, 소정의 테스트용 클럭 신호를 발생시키는 클럭 발생기와, 상기 클럭 발생기의 클럭 신호에 응답하여 상기 메모리 셀들을 선택하는 어드레스 신호를 순차적으로 발생시키는 어드레스 발생부와, 상기 클럭 발생기의 클럭 신호에 응답하여, 제1구간에서는 제1논리상태를 유지하고 제2구간에서는 제2논리상태를 유지하도록 데이터 신호를 발생시키는 데이터 신호 발생부와, 상기 데이터 신호 발생부의 데이터 신호가 제1논리상태에서 제2논리상태로 천이하는 구간이나 제2논리상태에서 제1논리상태로 천이하는 구간에서는 상기 클럭 발생기의 클럭 신호가 발생되지 않도록 제어하는 클럭 제어부을 구비함을 특징으로 한다. 본 발명에 따르면, 클럭 속도를 빠르게 하면서도 페일을 방지 또는 최소화 할 수 있는 테스트가 가능하다.
-
-
-
-
-
-
-
-
-
Search Results
83
records
(took 0.032 seconds)
