점착필름 및 이를 포함하는 디스플레이 부재
    42.
    发明授权
    점착필름 및 이를 포함하는 디스플레이 부재 有权
    粘合膜和包括它的显示器

    公开(公告)号:KR101712750B1

    公开(公告)日:2017-03-07

    申请号:KR1020150178698

    申请日:2015-12-14

    Abstract: 본발명의점착필름은수산기를갖는 (메트)아크릴레이트및 공단량체를포함하는단량체혼합물; 및나노입자;를포함하는점착제조성물로형성되고, 유리전이온도(Tg)가 -20 ℃이하이고, 굴절률이 1.40 내지 1.55이고, 100 ㎛두께에서의헤이즈가 3% 이하이다.

    Abstract translation: 本发明涉及通过粘合剂组合物形成的粘合膜。 粘合剂组合物包含:包含具有羟基的(甲基)丙烯酸酯和共聚单体的单体组合物; 和纳米颗粒。 此外,当厚度为100μm时,粘合剂组合物的玻璃化转变温度(Tg)为-20℃以下,折射率为1.40〜1.55,雾度为3%以下。

    점착필름 및 이를 포함하는 디스플레이 부재
    43.
    发明公开
    점착필름 및 이를 포함하는 디스플레이 부재 有权
    粘合膜和包括它的显示器

    公开(公告)号:KR1020160076977A

    公开(公告)日:2016-07-01

    申请号:KR1020150178698

    申请日:2015-12-14

    Abstract: 본발명의점착필름은수산기를갖는 (메트)아크릴레이트및 공단량체를포함하는단량체혼합물; 및나노입자;를포함하는점착제조성물로형성되고, 유리전이온도(Tg)가 -20 ℃이하이고, 굴절률이 1.40 내지 1.55이고, 100 ㎛두께에서의헤이즈가 3% 이하이다.

    Abstract translation: 本发明涉及通过粘合剂组合物形成的粘合膜。 粘合剂组合物包含:包含具有羟基的(甲基)丙烯酸酯和共聚单体的单体组合物; 和纳米颗粒。 此外,当厚度为100μm时,粘合剂组合物的玻璃化转变温度(Tg)为-20℃以下,折射率为1.40〜1.55,雾度为3%以下。

    플렉시블 디스플레이 장치
    44.
    发明公开
    플렉시블 디스플레이 장치 有权
    灵活显示设备

    公开(公告)号:KR1020160053788A

    公开(公告)日:2016-05-13

    申请号:KR1020150150670

    申请日:2015-10-29

    Abstract: 본발명의플렉시블디스플레이장치는광소자부; 상기광소자부상에형성된제1 점착필름; 상기제1점착필름상에형성된터치기능부; 상기터치기능부상에형성된제2 점착필름; 및상기제2 점착필름상에형성된윈도우필름을포함하고, 상기제1 점착필름또는제2 점착필름은온도가 x축(℃), 저장모듈러스가 y축(KPa)인온도에따른저장모듈러스의분포가, x축을기준으로 -20 ℃내지 80 ℃에서의평균기울기가 -9.9 내지 0이고, 상기제1 점착필름또는제2 점착필름은 80 ℃에서저장모듈러스가 10 KPa 이상인것을특징으로한다.

    Abstract translation: 本发明涉及柔性显示装置。 柔性显示装置包括:光学元件单元; 形成在所述光学元件单元上的第一粘合膜; 形成在所述第一粘合膜上的触摸功能单元; 形成在所述触摸功能单元上的第二粘合膜; 以及形成在第二粘合膜上的窗膜。 第一粘合膜或第二粘合膜具有根据温度的储能模量分布,其中x轴为温度(℃),y轴为储能模量(KPa)。 在该分布中,相对于x轴为20〜80℃的平均斜率为-9.9〜0.第一粘合膜或第二粘合膜在80℃下的储能模量为大于等于10 千帕。

    화학 기상 증착 장치
    47.
    发明公开
    화학 기상 증착 장치 无效
    化学蒸气沉积装置

    公开(公告)号:KR1020060107683A

    公开(公告)日:2006-10-16

    申请号:KR1020050030024

    申请日:2005-04-11

    Abstract: 본 발명은 웨이퍼 쪽으로 공급되는 공정가스를 균일하게 분사할 수 있도록 가스분배 면판의 구조를 개선한 화학 기상 증착 장치에 관한 것이다. 이를 위해 본 발명은 공정챔버 내부의 웨이퍼 쪽으로 공정가스를 분배하기 위한 샤워헤드를 포함하는 화학 기상 증착 장치에 있어서, 상기 샤워헤드는 다수의 가스분사유로들이 형성되어 있는 가스분배 면판(faceplate)을 포함하고, 상기 다수의 가스분사유로들 중의 적어도 하나의 유로는 상기 가스분배 면판으로 공정가스를 유입하기 시작하는 제1유로부와, 제1유로부를 통과한 공정가스의 흐름 방향을 바꿀 수 있도록 상기 제1유로부의 방향에 대하여 일정한 각도만큼 경사지게 형성되는 제2유로부를 포함한다. 이 때 공정가스가 제2유로부를 통과하며 보다 넓은 면적에 걸쳐 확산될 수 있도록 제2유로부는 슬롯형태를 가질 수 있다. 이와 같은 구성에 의해 본 발명은 공정효율을 높이기 위해 가스분배 면판과 웨이퍼 간의 거리를 가깝게 하는 경우라도 공정가스를 웨이퍼의 전 표면에 균일하게 증착될 수 있도록 함으로써 양질의 웨이퍼를 제조할 수 있는 효과가 있다.

    반도체소자의콘택홀형성방법

    公开(公告)号:KR100475032B1

    公开(公告)日:2005-05-24

    申请号:KR1019980018203

    申请日:1998-05-20

    Inventor: 한재현

    Abstract: 다중층 마스크 패턴을 이용한 반도체 소자의 콘택홀 형성방법을 개시한다. 본 발명은, 메모리 셀 영역의 비트라인 콘택홀, 주변 영역의 활성영역 콘택홀 및 주변영역의 게이트 콘택홀을 동시에 형성하는 방법에 있어서, 콘택홀이 형성될 층간 절연막상에 하부 포토레지스트 패턴, 게이트 위에 형성된 절연막에 대하여 식각 선택비가 1:10 이하인 층간 마스크 패턴 및 상부 포토레지스트 패턴으로 구성된 다중층 마스크 패턴을 형성하는 단계와, 다중층 마스크 패턴을 식각 마스크로 사용하여 게이트 콘택홀, 비트라인 콘택홀 및 활성영역 콘택홀을 동시에 형성하는 단계를 구비한다. 본 발명에 의해, 다중층 마스크 패턴을 이용하여 한번의 사진식각 공정으로 여러 가지 막, 예컨대 질화막, 산화막 및 실리콘막 내에 콘택홀을 동시에 형성함으로써, 공정마진을 증가시킬 수 있고 비용을 절감시킬 수 있다.

    배선에 의한 기생 용량을 줄일 수 있는 반도체 장치 및 그형성방법
    49.
    发明公开
    배선에 의한 기생 용량을 줄일 수 있는 반도체 장치 및 그형성방법 失效
    能够减少互连造成的PARASIIC电容的半导体器件及其制造方法

    公开(公告)号:KR1020020010310A

    公开(公告)日:2002-02-04

    申请号:KR1020000043961

    申请日:2000-07-29

    Abstract: PURPOSE: A method for manufacturing a semiconductor device is provided to control resistant capacitor delay in an interconnection of a high integrated semiconductor device, by forming an interconnection trench of a uniform depth in a low dielectric organic silicon oxide layer. CONSTITUTION: An inorganic silicon oxide layer(13) and an organic silicon oxide layer(15) are sequentially stacked on a substrate(10). A partial trench(17') having the same depth as the organic silicon oxide layer is formed in the organic silicon oxide layer through a patterning process. An oxygen treatment process is performed regarding the surface of the inner wall of the partial trench. A hydrofluoric acid wet etch is performed regarding the partial trench to complete a trench.

    Abstract translation: 目的:提供一种用于制造半导体器件的方法,通过在低介电有机氧化硅层中形成均匀深度的互连沟槽来控制高集成半导体器件的互连中的耐电容延迟。 构成:将无机氧化硅层(13)和有机氧化硅层(15)依次层叠在基板(10)上。 通过图案化工艺在有机氧化硅层中形成具有与有机氧化硅层相同的深度的部分沟槽(17')。 对部分沟槽的内壁的表面进行氧处理。 对部分沟槽进行氢氟酸湿蚀刻以完成沟槽。

    고유전체막을갖는반도체장치의커패시터전극및커패시터형성방법
    50.
    发明公开
    고유전체막을갖는반도체장치의커패시터전극및커패시터형성방법 失效
    用于形成具有高介电膜的半导体器件的电容器电极和电容器的方法

    公开(公告)号:KR1019990016233A

    公开(公告)日:1999-03-05

    申请号:KR1019970038706

    申请日:1997-08-13

    Inventor: 한재현

    Abstract: 고유전율 재료를 유전체막으로 채용한 커패시터 전극 및 그 전극을 사용한 커패시터의 제조방법에 관하여 개시한다. 본 발명에 의한 반도체 장치의 커패시터 전극 및 이를 이용한 커패시터의 제조방법은 에칭이 잘되어 스택형으로 형성하기에 용이한 물질, 예컨대 Ru, RuO2, Ti, TiN 및 이를 조합한 금속 중에 하나를 선택하여 형성된 제1 금속층과, 에칭이 잘되지 않지만 산화가 잘되지 않아 누설전류 특성이 우수한 물질, 예컨대 Pt, Ir 및 IrO2 중에서 선택된 하나의 금속을 사용하여 형성한 제2 금속층(112', 212')을 포함하여 형성하는 것을 특징으로 한다. 이러한 제1 금속층은 제2 금속층의 하부에 구성되며, 제2 금속층보다 두께가 두껍게 형성된다. 따라서, 하부전극을 형성시에 식각 경사도가 발생하여 커패시터 하부전극의 단면적이 줄어드는 것을 방지하고, 커패시터 높이를 높게 형성할 수 있어서 고유전율 재료를 사용하는 반도체 장치의 커패시터에서 커패시턴스를 높일 수 있다.

Patent Agency Ranking