-
公开(公告)号：KR1019980021584A
公开(公告)日：1998-06-25
申请号：KR1019960040486
申请日：1996-09-18
Applicant: 삼성전자주식회사
Inventor： 한정희
IPC: H01L21/28
Abstract: 본 발명은 반도체 소자 패던 형성 방법에 관한 것으로서, 더 상세하게는 O
2 + He + SF
6 의 가스, 또는 O
2 + He + CF
4 의 가스로 제조한 플라즈마(PLASMA)를 트렌치(TRENCH) 에칭에 이용하여 수직 방향의 이방성 식각이 가능하며 트렌치의 저면 부위는 자연스럽게 라운딩 되게 패턴이 형성되고 상부는 희생 산화공정시 응력 분산이 용이한 모따기 형태의 패턴이 형성되는 반도체 소자 패턴 형성 방법에 관한 것이다.-
公开(公告)号：KR101580151B1
公开(公告)日：2015-12-24
申请号：KR1020090022145
申请日：2009-03-16
Applicant: 삼성전자주식회사
CPC classification number: H04W36/0083
Abstract: 본발명은이동통신시스템에서무선링크실패로인한호 절단을개선하기위한방법및 시스템에관한것으로, 이동통신시스템에서무선링크실패로인한호 절단을개선하기위한방법은, 타깃기지국이핸드오버트리거링전에발생한무선링크실패를검출하는과정과, 상기타깃기지국이상기핸드오버트리거링전에발생한무선링크실패에따른통계데이터와상기핸드오버트리거링전에발생한무선링크실패에따른로그파일중 하나를생성하는과정과, 상기타깃기지국이상기무선링크실패에따른통계데이터와상기무선링크실패에따른로그파일중 하나를서빙기지국으로전송하는과정과, 상기서빙기지국이상기무선링크실패에따른통계데이터와상기무선링크실패에따른로그파일중 하나를이용하여 NRT(Neighbor Relation Table) 갱신및 핸드오버파라미터를최적화하는과정을포함한다.
-
公开(公告)号：KR1020120140112A
公开(公告)日：2012-12-28
申请号：KR1020110059792
申请日：2011-06-20
Applicant: 삼성전자주식회사
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/4983 , H01L21/28185 , H01L29/513 , H01L29/66545 , H01L29/78
Abstract: PURPOSE: A method for manufacturing a semiconductor device is provided to reduce a leakage current by thickening a second high-k layer than a third high-k layer. CONSTITUTION: A trench is formed by removing a dummy gate pattern. A laminate insulation layer is formed in the trench for forming g gate. A first high-k layer is formed(S1010). A second high-k layer is formed by thermally processing the first high-k layer(S1020). A third high-k layer is formed on the second high-k layer after a thermal process(S1030). The relative permittivity of the third high-k layer is higher than the relative permittivity of the second high-k and the dielectric constant of the third high-k layer is 40 or more. A gate electrode is formed in the trench for forming a gate.
Abstract translation: 目的：提供一种用于制造半导体器件的方法，以通过使第二高k层比第三高k层增厚来减少泄漏电流。 构成：通过去除虚拟栅极图案形成沟槽。 在用于形成栅极的沟槽中形成层压绝缘层。 形成第一高k层（S1010）。 通过热处理第一高k层形成第二高k层（S1020）。 在热处理之后，在第二高k层上形成第三高k层（S1030）。 第三高k层的相对介电常数高于第二高k的相对介电常数，第三高k层的介电常数为40以上。 在用于形成栅极的沟槽中形成栅电极。
-
公开(公告)号：KR1020100101751A
公开(公告)日：2010-09-20
申请号：KR1020090020098
申请日：2009-03-10
Applicant: 삼성전자주식회사
CPC classification number: H04W48/12 , H04W16/32 , H04W52/244 , H04W84/045
Abstract: PURPOSE: A communication system having a femto base station and a method for controlling interference therefrom are provided to control interference which can be generated by a communication terminal when driving a femto base station in a communication system. CONSTITUTION: If a home cell is identified, a communication terminal(310) transmits a femto driving control message with a preset transmission strength. While receiving a femto driving control message, a femto cell base station(210) provides a communication service by converting a transmission unit from an off state to an on state. The femto base station is set as a value for receiving the femto driving control message. A macro base station(110) assigns a femto control resource for transmitting the femto driving control message to the communication terminal.
Abstract translation: 目的：提供一种具有毫微微基站的通信系统和一种用于控制其干扰的方法，用于控制在通信系统中驱动毫微微基站时由通信终端产生的干扰。 构成：如果识别家庭小区，则通信终端（310）以预设的传输强度发送毫微微驱动控制消息。 在接收到毫微微驱动控制消息的同时，毫微微小区基站（210）通过将传输单元从关闭状态转换为接通状态来提供通信服务。 毫微微基站被设置为接收毫微微驱动控制消息的值。 宏基站（110）向通信终端分配用于发送毫微微驱动控制消息的毫微微控制资源。
-
公开(公告)号：KR1020100011063A
公开(公告)日：2010-02-03
申请号：KR1020080072112
申请日：2008-07-24
Applicant: 삼성전자주식회사
CPC classification number: H04W4/22 , H04W4/90 , H04W28/04 , H04W72/082 , H04W76/50 , H04W88/04 , H04W72/0493
Abstract: PURPOSE: A system for an emergency call in a wireless communication system and a method thereof are provided to prevent inter-cell interference during the emergency call. CONSTITUTION: An emergency call terminal(210) requests an emergency call. If the emergency call request is received, a serving base station decides an emergency call transmission resource. The serving base station requests that adjacent base stations(120) do not use the emergency call transmission resource. The serving base station informs the decided emergency call transmission resource to a relay terminal.
Abstract translation: 目的：提供一种无线通信系统中的紧急呼叫系统及其方法，以防止紧急呼叫期间的小区间干扰。 构成：紧急呼叫终端（210）请求紧急呼叫。 如果接收到紧急呼叫请求，则服务基站决定紧急呼叫传输资源。 服务基站请求相邻基站（120）不使用紧急呼叫传输资源。 服务基站通知所决定的紧急呼叫传输资源到中继终端。
-
Patent Agency Ranking
公开(公告)号：KR1020090009638A
公开(公告)日：2009-01-23
申请号：KR1020070073092
申请日：2007-07-20
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L21/28282 , H01L27/11565 , H01L27/11568
Abstract: A nonvolatile memory element is provided to reduce an electric field by using a second blocking insulation film and reduce trap charge density by using a first blocking insulation film, thereby lengthening a retention time of a device and reducing back tunneling currents during an erase operation. A nonvolatile memory element comprises a tunnel insulating layer formed on a semiconductor substrate, a charge trapping layer formed on the tunnel insulating layer, a blocking insulation film formed on the charge trapping layer, and a control gate electrode formed on the blocking insulation film. The blocking insulation film more includes a first blocking insulation film and a second blocking insulation film. At this time, the bulk trap density of the first blocking insulation film is smaller than the bulk trap density of the second blocking insulation film. The first blocking insulation film is arranged between the charge trapping layer and the second blocking insulation film. The second blocking insulation film uses a high dielectric insulating layer in which a dielectric rate is larger than the tunnel insulating layer. The thickness of the first blocking insulation film is 1 nm to 100 nm. The thickness of the second blocking insulation film is 1 to 100 nm.
Abstract translation: 提供了一种非易失性存储元件，通过使用第二阻挡绝缘膜来减少电场，并通过使用第一阻挡绝缘膜来减小陷阱电荷密度，从而延长器件的保持时间并减少擦除操作期间的隧穿电流。 非易失性存储元件包括形成在半导体衬底上的隧道绝缘层，形成在隧道绝缘层上的电荷俘获层，形成在电荷俘获层上的阻挡绝缘膜，以及形成在阻挡绝缘膜上的控制栅电极。 阻挡绝缘膜更包括第一阻挡绝缘膜和第二阻挡绝缘膜。 此时，第一阻挡绝缘膜的体积陷阱密度小于第二阻挡绝缘膜的体积陷阱密度。 第一阻挡绝缘膜布置在电荷俘获层和第二阻挡绝缘膜之间。 第二阻挡绝缘膜使用电介质率大于隧道绝缘层的高介电绝缘层。 第一阻挡绝缘膜的厚度为1nm〜100nm。 第二阻挡绝缘膜的厚度为1〜100nm。
-
公开(公告)号：KR100660864B1
公开(公告)日：2006-12-26
申请号：KR1020050039727
申请日：2005-05-12
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247
CPC classification number: G11C16/0466 , G11C16/04 , G11C29/50 , G11C29/50004
Abstract: 소노스 메모리 소자의 동작 방법에 관해 개시되어 있다. 여기서, 본 발명은 기판에 이격되게 형성되어 있고 소정의 도전성 불순물이 도핑된 제1 및 제2 불순물 영역과, 상기 제1 및 제2 불순물 영역사이의 상기 기판 상에 형성된 게이트 산화막과, 상기 게이트 산화막 상에 형성된 제1 트랩층과, 상기 제1 트랩층 상에 형성된 절연막과, 상기 절연막 상에 형성된 게이트 전극을 포함하는 소노스 메모리 소자의 동작 방법에 있어서, 상기 제1 및 제2 불순물 영역은 각각 소오스 및 드레인 영역으로서, 상기 제1 불순물 영역에 4.7V를 인가하고, 상기 제2 불순물 영역에 인가하는 전압(V2)은 0보다 작고 -3V이상(0V>V2≥-3V)이며, 상기 게이트 전극에 4V를 인가하여 상기 소노스 메모리 소자에 데이터를 기록하는 것을 특징으로 하는 소노스 메모리 소자의 동작 방법을 제공한다.
-
公开(公告)号：KR1020060093383A
公开(公告)日：2006-08-25
申请号：KR1020050014087
申请日：2005-02-21
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247 , B82Y10/00
CPC classification number: H01L29/42324 , H01L29/513 , H01L29/792 , H01L29/788
Abstract: 반도체 기판 상에 형성되는 게이트 구조물을 포함하는 비휘발성 메모리 소자가 개시된다. 게이트 구조물은, 반도체 기판 상의 제 1 절연막과, 제 1 절연막 상에 형성되고 전하 저장을 위한 스토리지 노드와, 스토리지 노드 상의 제 2 절연막과, 제 2 절연막 상의 제 3 절연막과, 제 3 절연막 상의 제어 게이트 전극을 포함한다. 또한, 제 2 절연막과 제 3 절연막 가운데 적어도 하나 이상의 유전 상수는 제 1 절연막의 유전 상수보다 크다.
-
公开(公告)号：KR1020060052126A
公开(公告)日：2006-05-19
申请号：KR1020050094516
申请日：2005-10-07
Applicant: 삼성전자주식회사
IPC: H01L27/115
CPC classification number: H01L29/513 , G11C16/0416 , G11C16/0466 , H01L21/28273 , H01L21/28282 , H01L29/7881 , H01L29/792
Abstract: 본 발명은 높은 일함수를 지닌 비휘발성 반도체 메모리 소자에 관한 것으로, 소스 영역, 드레인 영역 및 상기 소스 영역과 상기 드레인 영역 사이에 형성된 채널 영역을 포함하는 반도체 기판, 상기 채널 영역 상에 순차적으로 형성된 터널링층, 전하 저장층, 블로칭 산화층 및 게이트 전극층 포함하는 게이트 구조체를 포함하는 비휘발성 메모리 소자에 있어서, 상기 게이트 전극층은 4.4eV 이상의 일함수(work function)를 지닌 물질을 포함하여 형성된 비휘발성 반도체 메모리 소자를 제공한다.
-
公开(公告)号：KR1020050093422A
公开(公告)日：2005-09-23
申请号：KR1020040018748
申请日：2004-03-19
Applicant: 삼성전자주식회사
IPC: H01L27/115
CPC classification number: H01L29/7883 , H01L21/28273 , H01L21/28282 , H01L29/42324 , H01L29/42372 , H01L29/792
Abstract: 본 발명은 게이트 유전체층의 두께를 변화시킨 메모리 소자 및 그 제조방법에 관한 것이다. 반도체 기판, 상기 반도체 기판에 불순물이 주입되어 각각 형성된 제 1불순물 영역 및 제 2불순물 영역 및 상기 제 1불순물 영역 및 상기 제 2불순물 영역 사이에 기판 상에 형성된 게이트 구조체를 포함하는 반도체 메모리 소자에 있어서, 상기 게이트 구조체는 전하 저장층을 포함하는 유전체층 및 게이트 전극을 포함하며, 상기 유전체층은 비대칭적으로 형성된 메모리 소자를 제공하여 저전력으로 높은 효율을 지닌 전자 트랩이 가능한 반도체 메모리 소자를 구형할 수 있다. .
-
-
-
-
-
-
-
-
-
Search Results
63
records
(took 0.029 seconds)
