-
公开(公告)号：KR101264159B1
公开(公告)日：2013-05-14
申请号：KR1020110128869
申请日：2011-12-05
Applicant: 전자부품연구원
CPC classification number: H01L27/156 , H01L33/0008 , H01L33/12 , H01L33/36 , H01L33/62 , H01L2924/12041 , H01L2933/0033
Abstract: PURPOSE: A gallium nitride-based nanowire LED(light emitting diode) device array and a fabricating method thereof are provided to increase a surface-to-volume ratio using nanowire LED elements formed by laminating a gallium nitride based nanowire LED on silicon nanowires. CONSTITUTION: A nanowire light emitting layer(110) includes an n-GaN layer, an active layer, and a p-GaN layer. A gallium nitride based nanowire LED element includes an N-electrode(120) on the n-GaN layer, and a P-electrode(130) on the p-GaN layer. The N-electrode is formed on an n-type semiconductor layer of a nanowire LED element array. The P-electrode is formed on a p-type semiconductor layer of the nanowire LED element array. The gallium nitride based nanowire LED element is mounted on a substrate(140).
Abstract translation: 目的：提供一种氮化镓基纳米线LED（发光二极管）器件阵列及其制造方法，以通过在氮化硅纳米线上层叠氮化镓基纳米线LED而形成的纳米线LED元件来增加表面体积比。 构成：纳米线发光层（110）包括n-GaN层，有源层和p-GaN层。 氮化镓基纳米线LED元件包括n-GaN层上的N电极（120）和p-GaN层上的P电极（130）。 N电极形成在纳米线LED元件阵列的n型半导体层上。 P电极形成在纳米线LED元件阵列的p型半导体层上。 氮化镓基纳米线LED元件安装在基板（140）上。
-
公开(公告)号：KR1020090124429A
公开(公告)日：2009-12-03
申请号：KR1020080050649
申请日：2008-05-30
Applicant: 전자부품연구원
CPC classification number: H01L27/1203 , H01L27/1218 , H01L27/1266 , H01L29/66772 , H01L29/78654
Abstract: PURPOSE: A transistor formed on the flexible substrate and manufacturing method thereof are provided to obtain the performance of the mono crystal substrate transistor in the flexible substrate. CONSTITUTION: The transistor(240) is formed on the SOI(Silicon-On-Insulator) substrate(200) consisting of silicon layer(210), and the oxide layer(220) and single crystal silicon layer(230). The flexible substrate(250) is formed in the SOI top of the substrate in which transistor is formed. The silicon layer lower part of the SOI substrate is etched to expose the oxide layer. The silicon layer remaining in the edge of the SOI substrate backside, and the oxide layer and single crystal silicon layer are removed. The flexible substrate is formed in the oxide layer exposed to the etched SOI substrate backside. The dicing is performed on the flexible substrate.
Abstract translation: 目的：提供一种形成在柔性基板上的晶体管及其制造方法，以获得柔性基板中单晶衬底晶体管的性能。 构成：晶体管（240）形成在由硅层（210）和氧化物层（220）和单晶硅层（230）组成的SOI（绝缘体上硅）衬底（200）上。 柔性衬底（250）形成在其中形成晶体管的衬底的SOI顶部中。 蚀刻SOI衬底的硅层下部以暴露氧化物层。 残留在SOI衬底背面边缘的硅层和氧化物层和单晶硅层被去除。 柔性基板形成在暴露于蚀刻SOI衬底背面的氧化物层中。 在柔性基板上进行切割。
-
公开(公告)号：KR1020080018559A
公开(公告)日：2008-02-28
申请号：KR1020060080852
申请日：2006-08-25
Applicant: 전자부품연구원
CPC classification number: H01L29/0673 , B82Y10/00 , B82Y40/00 , H01L29/66439 , H01L29/775 , H01L29/78696
Abstract: A single crystal nano wire array having heterojunction and a method for manufacturing the same are provided to set easily the line width of nano wires by adjusting dopant injection and thermal oxidation. Dopants are injected into a silicon substrate(300) so as to implement heterojunction. By executing thermal oxidation on the silicon substrate, a first thermal oxidation layer(305) is formed. By etching the first thermal oxidation layer, an oxidation film pattern is formed. By dry-etching the silicon substrate, a column structure is formed. By executing an isotropic wet etching on the column structure, a nano wire structure is formed. By executing thermal oxidation on the substrate, a second thermal oxidation layer is formed. By removing the second thermal oxidation layer, a released nano wire(325) is then formed.
Abstract translation: 提供具有异质结的单晶纳米线阵列及其制造方法，通过调节掺杂剂注入和热氧化来容易地设置纳米线的线宽。 将掺杂剂注入到硅衬底（300）中以实现异质结。 通过在硅衬底上进行热氧化，形成第一热氧化层（305）。 通过蚀刻第一热氧化层，形成氧化膜图案。 通过干蚀刻硅衬底，形成柱结构。 通过在柱结构上执行各向同性的湿蚀刻，形成纳米线结构。 通过在基板上进行热氧化，形成第二热氧化层。 通过除去第二热氧化层，然后形成释放的纳米线（325）。
-
公开(公告)号：KR1020070117741A
公开(公告)日：2007-12-13
申请号：KR1020060051745
申请日：2006-06-09
Applicant: 전자부품연구원
IPC: H01L29/786 , B82Y10/00
CPC classification number: H01L29/0669 , B82Y10/00 , H01L29/0673 , H01L29/66772 , H01L29/78654
Abstract: A TFT(thin film transistor) using a single crystalline silicon nano wire is provided to improve the driving characteristic of the TFT and embody LSI(large scale integration) of a system by fabricating a TFT made of a single crystalline silicon nano wire. A TFT is formed on an insulating substrate. A source/drain of the TFT are formed in a single crystalline silicon nano wire(210). A channel is formed in at least one single crystalline silicon nano wire. The substrate can be made of glass, flexible polymer, plastic, crystal, quartz or silicon.
Abstract translation: 提供使用单晶硅纳米线的TFT（薄膜晶体管），以通过制造由单晶硅纳米线制成的TFT来改善TFT的驱动特性并体现LSI（大规模集成）。 在绝缘基板上形成TFT。 TFT的源极/漏极形成在单晶硅纳米线（210）中。 在至少一个单晶硅纳米线中形成通道。 基板可以由玻璃，柔性聚合物，塑料，晶体，石英或硅制成。
-
公开(公告)号：KR100740531B1
公开(公告)日：2007-07-18
申请号：KR1020050088325
申请日：2005-09-22
Applicant: 전자부품연구원
Abstract: 본 발명은 나노와이어 소자 제조 방법에 관한 것으로, 보다 자세하게는 실리콘 기판을 사용하여 실리콘 나노와이어를 제조한 후 다른 기판 위에 실리콘 나노와이어를 전사시키고 전극 구조물을 형성시키는 나노와이어 소자 제조 방법에 관한 것이다.
본 발명의 나노와이어 소자 제조 방법은 실리콘 기판에 제1열산화막을 형성하는 제1단계; 상기 실리콘 기판에 칼럼구조를 형성하는 제2단계; 칼럼구조가 형성된 상기 실리콘 기판에 지지기둥 구조물 및 나노와이어 구조물을 형성하는 제3단계; 상기 제1열산화막을 제거하는 제4단계 상기 실리콘 기판에 제2열산화막을 형성하는 제5단계; 및 상기 제2열산화막을 제거하는 제6단계를 포함하는 나노와이어 제조 방법으로 제조된 나노와이어가 형성된 제1 기판을 준비하는 단계; 산화막이 형성된 제2 기판에 점착제를 균일하게 코팅하는 단계; 상기 나노와이어를 상기 제2 기판에 트랜스퍼시키는 단계; 상기 점착제를 제거하는 단계; 및 상기 점착제가 제거된 제2 기판상에 전극 구조물을 형성시키는 단계로 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 나노와이어 소자 제조 방법은 실리콘 나노와이어를 제조한 기판에서 절연막이 형성된 다른 기판으로 실리콘 나노와이어를 전사하는 패턴 트랜스퍼 방법을 이용함으로써 전자빔 리소그라피 공정과 SOI 웨이퍼를 사용하지 않고서도 나노와이어 소자를 생산할 수 있는 장점이 있다.
또한, 본 발명의 나노와이어 소자 제조 방법은 실리콘을 식각하여 실리콘 나노와이어를 제조함으로써 별도의 나노와이어 정렬과정이 필요 없다.
또한, 본 발명의 나노와이어 소자 제조 방법은 역삼각형 단면을 갖는 실리콘 나노와이어 구조물을 형성한 후 2차 열산화 공정 또는 3차 열산화 공정으로 실리콘을 산화시킴으로써 수십 ㎚ 크기의 단면을 갖는 단결정 실리콘 나노와이어를 용이하게 제조할 수 있는 효과가 있다.
또한, 본 발명의 나노와이어 소자 제조 방법은 실리콘 나노와이어가 전사된 기판에 전기적 컨택을 위한 전극 구조물을 후속 공정으로 제작할 수 있음으로 해서 나노와이어 소자를 웨이퍼 단위의 공정에서 제조하는 것이 가능하고, 이로 인해 대량생산이 가능하여 저가의 나노와이어 소자의 제조를 할 수 있는 효과가 있다.
나노와이어, 트랜스퍼-
Patent Agency Ranking
公开(公告)号：KR1020070033794A
公开(公告)日：2007-03-27
申请号：KR1020050088325
申请日：2005-09-22
Applicant: 전자부품연구원
CPC classification number: H01L21/02603 , H01L21/02554 , H01L21/0275 , H01L21/30604 , H01L21/3065 , H01L21/7806 , H01L29/413 , H01L29/78
Abstract: 본 발명은 나노와이어 소자 제조 방법에 관한 것으로, 보다 자세하게는 실리콘 기판을 사용하여 실리콘 나노와이어를 제조한 후 다른 기판 위에 실리콘 나노와이어를 전사시키고 전극 구조물을 형성시키는 나노와이어 소자 제조 방법에 관한 것이다.
본 발명의 나노와이어 소자 제조 방법은 실리콘 기판에 제1열산화막을 형성하는 제1단계; 상기 실리콘 기판에 칼럼구조를 형성하는 제2단계; 칼럼구조가 형성된 상기 실리콘 기판에 지지기둥 구조물 및 나노와이어 구조물을 형성하는 제3단계; 상기 제1열산화막을 제거하는 제4단계 상기 실리콘 기판에 제2열산화막을 형성하는 제5단계; 및 상기 제2열산화막을 제거하는 제6단계를 포함하는 나노와이어 제조 방법으로 제조된 나노와이어가 형성된 제1 기판을 준비하는 단계; 산화막이 형성된 제2 기판에 점착제를 균일하게 코팅하는 단계; 상기 나노와이어를 상기 제2 기판에 트랜스퍼시키는 단계; 상기 점착제를 제거하는 단계; 및 상기 점착제가 제거된 제2 기판상에 전극 구조물을 형성시키는 단계로 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 나노와이어 소자 제조 방법은 실리콘 나노와이어를 제조한 기판에서 절연막이 형성된 다른 기판으로 실리콘 나노와이어를 전사하는 패턴 트랜스퍼 방법을 이용함으로써 전자빔 리소그라피 공정과 SOI 웨이퍼를 사용하지 않고서도 나노와이어 소자를 생산할 수 있는 장점이 있다.
또한, 본 발명의 나노와이어 소자 제조 방법은 실리콘을 식각하여 실리콘 나노와이어를 제조함으로써 별도의 나노와이어 정렬과정이 필요 없다.
또한, 본 발명의 나노와이어 소자 제조 방법은 역삼각형 단면을 갖는 실리콘 나노와이어 구조물을 형성한 후 2차 열산화 공정 또는 3차 열산화 공정으로 실리콘을 산화시킴으로써 수십 ㎚ 크기의 단면을 갖는 단결정 실리콘 나노와이어를 용이하게 제조할 수 있는 효과가 있다.
또한, 본 발명의 나노와이어 소자 제조 방법은 실리콘 나노와이어가 전사된 기판에 전기적 컨택을 위한 전극 구조물을 후속 공정으로 제작할 수 있음으로 해서 나노와이어 소자를 웨이퍼 단위의 공정에서 제조하는 것이 가능하고, 이로 인해 대량생산이 가능하여 저가의 나노와이어 소자의 제조를 할 수 있는 효과가 있다.
나노와이어, 트랜스퍼Abstract translation: 本发明提供了一种以低成本批量生产半导体纳米线器件的方法，而无需额外的复合纳米线取向工艺或SOI衬底，通过以简单的工艺形成单晶硅纳米线，而不用电子束形成超细纹 并将从衬底分离的纳米线转移到另一个氧化层或绝缘衬底。 此外，本发明还提出了一种简单地制造将纳米线从其上形成的半导体衬底转移到其上形成有绝缘层等的另一衬底的纳米线器件的方法。
-
-
-
公开(公告)号：KR101851447B1
公开(公告)日：2018-04-23
申请号：KR1020160044572
申请日：2016-04-12
Applicant: 전자부품연구원
Abstract: 본발명의일 실시예에따른공기중의생체물질살균, 포집및 분석장치는음이온을방출하여, 공기중에포함된부유물질을이온화시키는이온발생기, 상기이온화된부유물질이전기적인력에의해흡착되는적어도하나이상의포집부, 및상기적어도하나이상의포집부에흡착된부유물질을분석하는분석수단을포함하고, 상기부유물질은미세먼지, 바이러스및 유해세균중 적어도하나이상을포함하고, 상기분석수단은상기바이러스및 상기유해세균에염색또는효소특이반응을유도하여, 상기바이러스및 상기유해세균의유무와종류를분석할수 있다. 또한, 상기전극으로부터생체물질을광검출기로분석함으로써공기안에포함된생체물질의종류나양을간단하고신속하게확인할수 있으며, 실시간검출및 자동화가가능하다.
-
公开(公告)号：KR101616959B1
公开(公告)日：2016-04-29
申请号：KR1020140043336
申请日：2014-04-11
Applicant: 전자부품연구원
IPC: G01N27/414
CPC classification number: G01N27/414
Abstract: FET 이온센서및 이를이용한시스템이개시된다. 반도체로구성된채널및 상기채널의상부에배치되는게이트절연체층을포함하는본 발명의 FET 이온센서는, 이온분자가상기채널의표면에흡착되는것에의해상기게이트절연체층이대전되어, 상기채널의전기전도도가변경된다.
-
-
-
-
-
-
-
-
-
Search Results
127
records
(took 0.023 seconds)
