Abstract:
본 발명은 휴대 단말기의 셀 재선택 방법 및 장치에 관한 것이다. 본 발명의 셀 재선택 방법은 셀 재선택 시, 셀 재선택 대상이 되는 기지국들의 신호 세기를 측정하는 측정 단계, 상기 측정 결과, 기준 마크로 셀 기지국의 신호 세기가 펨토 셀 기지국의 신호 세기보다 큰 경우, 상기 펨토 셀 기지국의 신호 세기를 스케일링 하는 스케일링 단계 및 상기 스케일링된 펨토 셀 기지국의 신호 세기 및 상기 기준 마크로 셀 기지국의 신호 세기에 따라 셀 재선택에 대한 우선순위를 결정하고, 우선순위가 가장 높은 기지국을 상기 셀 재선택 대상의 기지국으로 선택하는 재선택 단계를 포함하는 것을 특징으로 한다. 셀 재선택, 신호 세기, 펨토 셀, 스케일링
Abstract:
본 발명은 대칭적인 PMOS 및 NMOS 이중 게이트 구조를 가지는 전자-정공 이중층 터널 전계효과 트랜지스터 및 상기 트랜지스터의 제조방법에 관한 것으로, 이중 게이트 pin구조 및 밴드간 터널링을 이용한 것으로서 문턱전압 이하에서의 기울기의 개선과 동작 전류의 증가를 가져올 수 있고, 대칭구조의 게이트를 제안함으로써 실제 구현가능한 대칭적인 이중 게이트 구조를 가지는 임계 전압(threshold voltage)이 작아져 공급 전력을 줄일 수 있다는 장점이 있는 전자-정공 이중층 터널 전계효과 트랜지스터 및 상기 트랜지스터의 제조방법에 관한 것이다.
Abstract:
The present invention relates to an electron-hole bilayer tunnel field effect transistor using a symmetrical double gate structure and a manufacturing method of the transistor and, more specifically, to an electron-hole bilayer tunnel field effect transistor using a symmetrical double gate structure and a manufacturing method of the transistor, capable of bringing the improvement of a slope and an increase in an operation current under a threshold voltage by using a double gate p-i-n structure and inter-band tunneling; and being formed in practice by suggesting the symmetrical gate structure.
Abstract:
본 발명은 핸드오버 지연을 줄이기 위한 주변 이동 기지국 파악 방법 및 장치에 관한 것이다. 본 발명의 일 측면은, 서로 다른 방향을 가지는 복수의 기지국 상대 이동 벡터를 가정하고, 상기 가정한 각 기지국 상대 이동 벡터의 수신 부호 강도 변화를 예측하고, 상기 수신 부호 강도 변화를 실제로 측정하고, 상기 수신 부호 강도 변화에 대한 예측 결과와 실제 측정 결과를 비교하고, 상기 비교 결과를 바탕으로 기지국 상대 이동 벡터를 파악하며, 상기 파악된 기지국 상대 이동 벡터를 이용하여 핸드오버 지연을 줄이기 위한 주변 기지국의 스캐닝 우선 순위를 결정하는 주변 이동 기지국 파악 방법을 제공한다. 본 발명에 의하면, 핸드오버 발생 가능성이 낮은 주변 기지국에 스캐닝 우선 순위를 적용하여 스캐닝 소요 시간을 줄임으로써 핸드오버 지연을 줄일 수 있게 되는 효과가 있다. 이동 기지국, 상대 이동, 핸드오버 지연, 스캐닝, 군사