Abstract:
본 발명은 MTJ 소자를 이용하여 온도변화를 감지하는 온도 감지 센서에 관한 것으로. 본 발명은 외부로부터 전달된 열에너지에 의해 자성 벡터가 역전 가능한 자유층(Free layer)과; 고정된 자화방향을 갖는 고정층(Pinned layer)과; 비자성물질로 상기 자유층과 고정층 사이에 게재되는 터널 베리어; 그리고 소자의 상단 또는 하단에 도전물질로 형성되어 소자 외부의 온도변화에 따라 온도가 변화되는 접촉층을 포함하여 구성되는 자기터널접합(MTJ)소자를 포함하여 구성된다. 이와 같은 본 발명에 의하면, 개별적인 자화 특성을 갖는 MTJ 소자들을 조합하여 열 감지센서를 구성하므로, 온도변화 량을 정밀하게 측정할 수 있고, 측정범위 역시 다양한 범위로 설계할 수 있는 효과가 있다.
Abstract:
The present invention relates to a temperature detection sensor which detects a change in temperature using a spin torque oscillator. The temperature detection sensor using a spin torque oscillator includes a pinned layer having a fixed magnetization direction; a free layer having a variably rotated magnetization direction; a spacer made of a nonmagnetic substance and interposed between the free layer and the pinned layer; and a spin torque oscillator including a contact layer made of a conductive material at an upper end or a lower end of an element to have a temperature changed in accordance to the change in the temperature outside the element, thereby providing a temperature detection sensor with nano-scale precision.
Abstract:
본원 발명은 수직 나노구조를 이용하여 광학 기기 등을 제작하는 방법으로, Si, Ge 등의 단결정 반도체 기판, GaAs, InP 등의 III-V 화합물 반도체 기판, SOI (silicon on insulator) 기판 중 적어도 어느 하나인 기판을 준비 단계, 상기 세정된 기판 상에 리소그라피(Lithography) 방법, 셀프 어셈블리 템플릿(Self-assembly template) 방법 중 어느 하나 이상의 방법을 이용하여 원하는 수직 나노 구조를 패터닝 하는 단계, 금, 은, 백금 등의 금속 중 어느 하나, 둘 이상의 조합을 포함하는 촉매 금속을 최종적으로 완성하고자 하는 수직 나노구조의 역상 패턴으로 기판 상부에 증착하는 단계, 불산(HF)과 과산화수소(H 2 O 2 ) 혼합 수용액에 담지하는 금속 촉매 식각 방법을 이용하여 수직 나노구조를 제작하는 단계 등을 이용한다. 이를 통해, 금속 촉매 식각 방법을 이용하여 격자 구조를 제작함으로써, 보다 더 미세하고, 정교한 패턴들을 용이하게 제작하고자 한다. 이와 같이 제작된 SWG 구조를 가진 나노 구조를 갖는 광학 기기는 기존의 건식 식각을 이용하여 제작된 구조에 비하여 보다 더 효과적인 성능을 가질 수 있다.
Abstract:
The present invention relates to an electron-hole bilayer tunnel field effect transistor having a symmetric PMOS and NMOS double gate structure and a fabrication method for the same. The electron-hole bilayer tunnel field effect transistor increases an operation current and a gradient under a threshold voltage by using a double gate p-i-n structure and tunneling between bands and reduces supply power by decreasing the threshold voltage which has a symmetric double gate structure which can be realized by a gate of a symmetric structure.
Abstract:
The present invention relates to a light emitting diode using spin injection by a seebeck spin tunneling effect occurring in a magnetic tunnel structure and a polarity of light emitted when an injected charge carrier having a spin polarity is recombined and a thermal sensor using the same. The present invention comprises a contact layer disposed at an upper end of a device and formed of a metallic conductive material to transfer external heat to the inside of the device; a magnetic layer made up of a ferromagnetic metallic material to make current with a spin polarity of the same direction as a magnetic vector flow by thermal energy transferred from the outside; a semiconductor layer disposed at a lower part of the magnetic layer; and a tunnel barrier disposed between the magnetic layer and the semiconductor layer and formed of a nonmagnetic metal material to discriminate the magnetic layer from the semiconductor layer. The present invention can reuse the thermal energy to emit the light and does not need other special electric energy, thereby providing the light emitting diode with excellent energy efficiency.
Abstract:
The purpose of the present invention is to provide a transistor having improved performance than a conventional FinFET by manufacturing a UTFinFET having an ultra-thin fin (UTFin) whose thickness is thinner than that of a fin which can be manufactured by a conventional FinFET manufacturing process. In order to achieve the purpose, a semiconductor device according to the present invention comprises a step of forming two Si-UTFins which protrude from a substrate and are formed on both sides of a fin made of Si and SiGe layers using an epitaxy method. The UTFin formed in this method replaces the role of a fin of a conventional FinFET. A UTFin formed using an epitaxy method overcomes a thickness limit which a fin formed by lithography has, and can have a thickness of less than 10 nm. [Reference numerals] (AA) Step of preparing a Si substrate; (BB) Step of forming a SiGe layer; (CC) Step of placing a hard mask on a Si-Fin area by patterning the hard mask on the SiGe layer; (DD) Step of forming a Si-Fin through an etching process; (EE) Step of growing a Si layer on both sides of the Si-Fin and both sides of the SiGe layer in an epitaxy method; (FF) Step of forming a first impurity doped resign by firstly doping an impurity into a Si-UTFin; (GG) Step of etching the hard mask; (HH) Step of firstly depositing oxide in a region etched while forming the Si-Fin, making an oxide surface even, and etching the oxide; (II) Step of forming two Si-UTFins on both sides of the Si-Fin and both sides of the SiGe layer; (JJ) Step of forming an intermediate dielectric layer by filling dielectric material between two Si-UTFins; (KK) Step of leaving the intermediate dielectric layer between two Si-UTFins and removing the intermediate dielectric layer on outer walls of two Si-UTFins through an etching process; (LL) Step of secondly depositing oxide on the outer walls of two Si-UTFins and the intermediate dielectric layer and making an oxide surface even; (MM) Step of depositing a gate stack electrode; (NN) Step of forming source and drain regions which are second and third impurity regions respectively by secondly and thirdly doping on left and right sides of the Si-UTFin
Abstract:
PURPOSE: A nano device of a vertical nanowire structure using graphene and a method for forming the same are provided to prevent upper layer metals from penetrating into the gaps of nanowires by inserting graphene between nanowires and an upper layer in a nano device of a vertical nanowire structure. CONSTITUTION: A nano device comprises a plurality of nanowires (20), a graphene layer (30), and an upper layer. The nanowires are vertically stood on a substrate (10) at a predetermined interval. The graphene layer is formed on the upper end of the nanowires. The upper layer is formed on the upper side of the graphene layer. The upper layer is a metal electrode (40). A method for forming a nano device comprises the steps of: vertically forming a plurality of nanowires on a substrate at a predetermined interval; transferring a pre-grown graphene layer to the upper end of the nanowires; and pattering to form an upper layer on the graphene layer.
Abstract:
본 발명은 자기터널구조에서 일어나는 스핀 제벡 터널링 효과에 의한 스핀 주입과 스핀 극성을 가지는 주입 전하 운반자가 재결합할 때 방출하는 빛의 극성을 이용하는 광방출 다이오드를 적용한 리모트콘트롤러에 관한 것으로. 본 발명은 소자 상단에 구비되어 외부열을 소자 내부로 전달하도록, 금속성 도전 물질로 형성되는 접촉층과; 외부로부터 전달된 열에너지에 의해 자성 벡터(vector)와 같은 방향의 스핀 극성을 띠는 전류를 흘려주기 위해 강자성 금속물질로 구성되는 자유층(Free layer)과; 상기 자유층 하부에 구비되는 반도체층; 그리고 상기 자유층 및 반도체층 사이에 구비되어 상기 자유층과 반도체층을 구분하도록 비자성 금속물질로 형성되는 터널배리어를 포함하는 스핀열전 발광소자를 이용하여 구성되며, 이러한 리모트콘트롤러 시스템의 열전 효과를 높이기 위한 하우징과 터치플레이트 그리고 출력되는 광신호를 구분시켜주기 위한 방법들을 포함한다. 이와 같은 본 발명에 의하면, 열에너지를 재활용하여 빛을 방출하는데 사용할 수 있으므로, 별도의 전기 에너지가 필요하지 않으므로, 에너지 효율면에서 뛰어난 리모트콘트롤러 시스템을 제공할 수 있는 효과가 있다.